|
|||||
|
|
| 面向高精度寄生参数提取与时延分析的集成电路版图数据转换方法 | |
| 引用本文： | 齐明,赵陈粟,张超,喻文健.面向高精度寄生参数提取与时延分析的集成电路版图数据转换方法[J].计算机辅助设计与图形学学报,2015(6). |
| 作者姓名： | 齐明 赵陈粟 张超 喻文健 |
| 作者单位： | 1. 清华大学计算机科学与技术系北京 100084; 北京邮电大学计算机学院北京 100876 2. 清华大学计算机科学与技术系北京 100084; 山东英才学院信息工程学院济南 250104 3. 清华大学计算机科学与技术系北京 100084 |
| 基金项目： | 北京市自然科学基金，国家自然科学基金 |
| 摘 要： | 为了进一步提高集成电路互连寄生参数提取和电路时延分析的准确性,实现基于准确场求解器的线网寄生参数提取,提出一种快速、准确的集成电路版图数据转换方法.该方法读入二维GDSII版图数据和垂直工艺信息,基于一种扫描线算法判断导体块之间是否连接或重叠;然后利用链表、并查集等数据结构有效地描述三维互连结构及导体间连通关系,为后续电容提取和互连时延分析提供必要信息;最后输出电容提取场求解器所需的三维互连结构数据.基于实际版图的实验结果表明,文中方法比基于多边形两两判断的算法快4~7倍,且加速比随处理版图规模的增大而增大;该方法整体上具有O(nlog n)的时间复杂度,其中n为导体块数目,能够快速处理含1万块以上导体的大规模集成电路设计版图. |
| 关 键 词： | 参数提取 GDSII文件 扫描线算法 随机行走方法 并查集 |
A Layout Transformation Method for the High-Precision Parasitic Extraction and Timing Analysis of VLSI Interconnects |
|
| Qi Ming,Zhao Chensu,Zhang Chao,Yu Wenjian.A Layout Transformation Method for the High-Precision Parasitic Extraction and Timing Analysis of VLSI Interconnects[J].Journal of Computer-Aided Design & Computer Graphics,2015(6). | |
| Authors: | Qi Ming Zhao Chensu Zhang Chao Yu Wenjian |
| Abstract: | |
| Keywords: | parasitic extraction GDSII sweep line algorithm the floating random walk algorithm union-find set |
| 本文献已被 CNKI 万方数据 等数据库收录！ | |