500兆/秒高速A/D系统的实现 |
| |
引用本文: | 武杰,王砚方.500兆/秒高速A/D系统的实现[J].电子技术应用,2001,27(3):69-72. |
| |
作者姓名: | 武杰 王砚方 |
| |
作者单位: | 合肥中国科学技术大学近代物理系快电子实验室 |
| |
摘 要: | 介绍采样率为500兆/秒、采样精度为8bit的高速A/D系统的设计结构以及高速电路设计中的问题,最后还讨论了如何在Windows95下设计具有实时性要求的程序。
|
关 键 词: | 高速A/D变换 高速电路设计 Windows95 实时程序设计 |
修稿时间: | 2000年9月25日 |
本文献已被 CNKI 万方数据 等数据库收录! |
|