10G以太网系统中的并行CRC编解码器的设计 |
| |
引用本文: | 刘昭,苏厉,金德鹏,陈虹,曾烈光.10G以太网系统中的并行CRC编解码器的设计[J].电子技术应用,2004,30(4):47-50. |
| |
作者姓名: | 刘昭 苏厉 金德鹏 陈虹 曾烈光 |
| |
作者单位: | 清华大学电子工程系,100084 |
| |
摘 要: | 为了解决10G以太网接入系统中大规模并行CRC编码器的设计问题,提出了矩阵法、代入法、流水线法等三种设计方法。以此为基础,给出了10G以太网接入系统中CRC编码器的实现方案。具体计算表明,在10G以太网接入系统中采用直接并行的CRC编码器是可行的。直接并行设计的CRC编码器已经通过了EDA模拟,并成功地应用于10G以太网接入系统中。
|
关 键 词: | 10G 以太网 CRC 并行 |
修稿时间: | 2003年10月27 |
本文献已被 CNKI 万方数据 等数据库收录! |
|