一种高能效基4-Booth编码并行乘法器设计 |
| |
引用本文: | 黄焘,闰闰,胡毅,尹立,谢翔.一种高能效基4-Booth编码并行乘法器设计[J].电子技术应用,2023(4):117-122. |
| |
作者姓名: | 黄焘 闰闰 胡毅 尹立 谢翔 |
| |
作者单位: | 清华大学集成电路学院 |
| |
基金项目: | 国家重点研发计划(2019YFB2204800); |
| |
摘 要: | 常用的卷积神经网络中存在数十亿次乘法运算,神经网络中乘法的大量能耗成为硬件实现神经网络的能效瓶颈之一。为了降低乘法器的能耗,提出了一种高能效基4-Booth编码并行乘法器。通过改进部分积生成模块,消除了传统方法中的补偿位,使得乘法器延时减小且能耗降低。后仿真结果显示,所提出的乘法器比现有乘法器面积减小了5.2%,延时减小了6.3%,能耗降低了10.8%。
|
关 键 词: | 卷积神经网络 乘法器 基4-Booth编码 高能效 |
|
|