基于NiosⅡ的智能多接口片上系统设计 |
| |
引用本文: | 张兴堂,高勇,王伟强.基于NiosⅡ的智能多接口片上系统设计[J].电子技术应用,2012(7):61-64. |
| |
作者姓名: | 张兴堂 高勇 王伟强 |
| |
作者单位: | 1. 江苏自动化研究所,江苏连云港,222006 2. 空军驻扬州地区军代室,江苏扬州,225000 |
| |
摘 要: | 设计了一种基于NiosⅡ处理器的片上系统(SoC),集成了NiosⅡ处理器IP、PCI接口IP、网络接口IP以及基于Wishbone总线的串行接口IP核、CAN接口IP核等。系统具有可重配置、可扩展、灵活、兼容性高、功耗低等优点,适合于片上系统开发与应用。本设计使用Verilog HDL硬件描述语言在QuartusⅡ环境下进行IP软核设计、综合、布局布线,在Model Sim下完成功能、时序仿真,在SoPC下完成系统的定制与集成,在NiosⅡ IDE环境下完成片上系统软件程序的开发,最后在FPGA器件上实现了智能多接口功能的片上系统。
|
关 键 词: | FPGA NiosⅡ 片上系统 IP核 |
本文献已被 CNKI 万方数据 等数据库收录! |
|