首页 | 本学科首页   官方微博 | 高级检索  
     

高速PCB设计中的时序分析及仿真策略
引用本文:秦洪密,李军,朱顺临,吴效明.高速PCB设计中的时序分析及仿真策略[J].电子技术应用,2003,29(8):58-61.
作者姓名:秦洪密  李军  朱顺临  吴效明
作者单位:1. 深圳市中兴通讯股份有限公司南京研发中心网络事业部,210012
2. 华南理工大学
摘    要:详细讨论了在高速PCB设计中最常见的公共时钟同步(COMMONCLOCK)和源同步(SOURCESYNCHRONOUS)电路的时序分析方法,并结合宽带网交换机设计实例在CADENCE仿真软件平台上进行了信号完整性仿真及时序仿真,得出用于指导PCB布局、布线约束规则的过程及思路。实践证实,在高速设计中进行正确的时序分析及仿真对保证高速PCB设计的质量和速度十分必要。

关 键 词:公共时钟同步  源同步  信号完整性  时序  仿真
修稿时间:2003年4月22日
本文献已被 CNKI 万方数据 等数据库收录!
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号