| 基于SPCB的处理器直连低延时PCS的设计实现 |
| |
| 引用本文： | 吴剑箫,王鹏,吴涛,高鹏,陈文涛.基于SPCB的处理器直连低延时PCS的设计实现[J].电子技术应用,2019,45(9). |
| |
| 作者姓名： | 吴剑箫 王鹏 吴涛 高鹏 陈文涛 |
| |
| 作者单位： | 中国科学院上海高等研究院,上海,200120;上海大学计算机工程与科学学院,上海,200444;上海芯来电子科技有限公司,上海201411;数学工程与先进计算国家重点实验室,江苏无锡214125 |
| |
| 基金项目： | 国家重点实验室开放基金 |
| |
| 摘 要： | SERDES(串行解串)技术因其传输速率高、抗干扰能力强等优点已成为主流的高速接口物理层规范。但由于上层PCS(物理编码子层)需设置弹性缓冲、编解码等功能,导致系统传输延时较高,无法直接应用于处理器直连等延迟敏感应用领域。介绍了一种基于同源相位补偿缓冲(Synchronous Phase Compensation Buffer,SPCB)的PCS架构的设计实现,可应用于延时敏感的SERDES接口传输系统。该架构具有高吞吐率和超低延时的特点,通过定制的SPCB,单通道32 Gb/s时,发送与接收通路传输延时为10 ns左右,约为业界典型PCS方案的一半,达到Intel与AMD并行CPU直连接口(QPI和HT)的延时水平。该PCS架构可通过28 nm/16 nm/7 nm工艺物理实现,已应用于多款国产处理器直连接口。
|
| 关 键 词： | 同源相位补偿缓冲 PCS SERDES 低延时 处理器直连 |
Design and implementation of SPCB-based processor directly connected low delay PCS |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 万方数据 等数据库收录！ |
|
