|
|||||
|
|
| 异步FIFO的VHDL设计 | |
| 作者姓名： | 沙燕萍 皇甫伟 曾烈光 |
| 作者单位： | 清华大学电子工程系 |
| 摘 要： | 给出了一种利用格雷码对地址编码的异步FIFO的实现方法，并给出了VHDL程序，以解决异步读写时钟引起的问题。 |
| 关 键 词： | FIFO 双口RAM 格雷码 VHDL |
| 修稿时间： | 2000-12-26 |
| 本文献已被 CNKI 万方数据 等数据库收录！ | |
|
||||||||||||||||||||
|
||||||||||||||||||||
|
||||||||||||||||||||
|
|
|
|
| 设为首页 | 免责声明 | 关于勤云 | 加入收藏 |
|
Copyright©北京勤云科技发展有限公司 京ICP备09084417号 |