| FPGA上SHA-1算法的流水线结构实现 |
| |
| 引用本文： | 李 磊,韩文报.FPGA上SHA-1算法的流水线结构实现[J].计算机科学,2011,38(7):58-60. |
| |
| 作者姓名： | 李 磊 韩文报 |
| |
| 作者单位： | 解放军信息工程大学信息研究系,郑州,450002 |
| |
| 基金项目： | 本文受国家“863”计划重点项目(2009AA012201 )，上海市科委重大科技攻关项目(o8dz501600)资助。 |
| |
| 摘 要： | 哈希算法SHA-1算法广泛地应用于电子商务、商用加密软件等信息安全领域。通过对SHA-1算法的深入分析，提出了流水线结构的硬件实现方案。通过缩短关键路径，使用片内RAM代替LE寄存器实现流水线中间变量的数据传递，有效地提高了工作频率和单位SHA-1算法的计算速度。这种硬件结构在Altera系列芯片上的实现性能是Altcra商用SHA-1算法IP核的3倍以上。
|
| 关 键 词： | 哈希算法SHA-1，关键路径，流水线结构，单位时空吞吐率(TPPAT) CSA |
Implementation of Pipeline Structure on FPGA for SHA-1 |
| |
| LI Lei,HAN Wen-hao.Implementation of Pipeline Structure on FPGA for SHA-1[J].Computer Science,2011,38(7):58-60. |
| |
| Authors: | LI Lei HAN Wen-hao |
| |
| Affiliation: | (Department of Information Researching,PLA Information Engineering University,Zhengzhou 450002,China) |
| |
| Abstract: | Hash algorithm SHA-1 is used widely in cryptographic applications such as E-commerce and commercial encryption softwares. By making an overall analysis, implementation of pipeline structure was proposed. By shorting the critical path, using inside RAMs to realize the data translation instead of LE, we improved the frequency and the speed The performance on FPGAs of Altera is three times faster of commercial IP cores for SHA-1. |
| |
| Keywords: | |
| 本文献已被 万方数据 等数据库收录！ |
|
点击此处可从《计算机科学》下载全文 |
|
