|
|||||
|
|
| 用于DVFS片上系统的全数字SARDLL设计 | |
| 引用本文： | 徐太龙,薛峰,高先和,蔡志匡,韩少宇,胡学友,陈军宁.用于DVFS片上系统的全数字SARDLL设计[J].计算机工程,2015(4). |
| 作者姓名： | 徐太龙 薛峰 高先和 蔡志匡 韩少宇 胡学友 陈军宁 |
| 作者单位： | 1. 合肥学院电子信息与电气工程系,合肥,230601 2. 安徽三联学院电子电气工程学院,合肥,230601 3. 南京邮电大学电子科学与工程学院,南京,210046 4. 安徽大学电子信息工程学院,合肥,230601 |
| 基金项目： | 安徽省教育厅自然科学研究基金资助重点项目，合肥学院重点建设学科基金资助项目(2014xk06)。 |
| 摘 要： | 针对动态电压/频率调整系统芯片中时钟同步问题,设计一个具有宽工作频率范围和固定锁定周期的快速锁定全数字逐次逼近延时锁定环,采用改进的可复位数字控制延时线方法,在减小面积和提高最高工作频率的同时,有效地解决传统全数字逐次逼近延时锁定环的谐波锁定和零延时陷阱问题。整个延时锁定环采用 TSMC-65 nm CMOS工艺标准单元库实现,仿真结果表明,在典型工艺角和25℃情况下,工作频率范围为250 MHz~2 GHz,锁定时间为固定的18个输入时钟周期,当电源电压为1.2 V、输入时钟频率为2 GHz时,功耗为0.4 mW。 |
| 关 键 词： | 动态电压/频率调整 延时锁定环 时钟偏差 片上系统 锁定时间 谐波锁定 零延时陷阱 |
Design of All Digital SARDLL for DVFS System-on-Chip |
|
| XU Tailong,XUE Feng,GAO Xianhe,CAI Zhikuang,HAN Shaoyu,HU Xueyou,CHEN Junning.Design of All Digital SARDLL for DVFS System-on-Chip[J].Computer Engineering,2015(4). | |
| Authors: | XU Tailong XUE Feng GAO Xianhe CAI Zhikuang HAN Shaoyu HU Xueyou CHEN Junning |
| Abstract: | |
| Keywords: | Dynamic Voltage/Frequency Scaling ( DVFS ) Delay-Locked Loop ( DLL ) clock skew System-on-Chip ( SoC) lock time harmonic lock zero-delay trap |
| 本文献已被 万方数据 等数据库收录！ | |