|
|||||
|
|
| 基于TLM2.0的SPARC事务级建模 | |
| 引用本文： | 周海洋,葛宁,于立新,李玉红.基于TLM2.0的SPARC事务级建模[J].计算机工程,2011,37(14):248-250. |
| 作者姓名： | 周海洋 葛宁 于立新 李玉红 |
| 作者单位： | 1. 清华大学电子工程系,北京,100084;北京微电子技术研究所,北京,100076 2. 清华大学电子工程系,北京,100084 3. 北京微电子技术研究所,北京,100076 |
| 摘 要： | 为提高可扩展处理器体系结构(SPARC)的设计抽象层次和仿真速度，设计一种符合第8版SPARC(SPARC V8)的事务级模型。该模型基于TLM2.0标准，采用解释型指令集仿真方法实现程序执行。通过构建验证环境，证明该事务级模型能够正确运行并跟踪SPARC V8程序，仿真速度比寄存器传输级提高2个数量级。 |
| 关 键 词： | 可扩展处理器体系结构 事务级模型 指令集仿真 仿真速度 寄存器传输级 |
| 收稿时间： | 2011-01-17 |
Transaction Level Modeling of SPARC Based on TLM2.0 |
|
| ZHOU Hai-yang,GE Ning,YU Li-xin,LI Yu-hong.Transaction Level Modeling of SPARC Based on TLM2.0[J].Computer Engineering,2011,37(14):248-250. | |
| Authors: | ZHOU Hai-yang GE Ning YU Li-xin LI Yu-hong |
| Affiliation: | 1.Department of Electronic Engineering,Tsinghua University,Beijing 100084,China;2.Beijing Microelectronics Technology Institute,Beijing 100076,China) |
| Abstract: | In order to raise the level of design abstraction and simulation speed of Scalable Processor Architecture（SPARC） processor, a SPARC V8 processor Transaction Level Model（TLM） is designed in this paper. This model is based on TLM2.0 standard and interpretive instruction set simulation technology. Results of the test show that the model can execute and trace SPARC V8 programs exactly and the simulation speed of it is improved two orders of magnitude than Register Transfer Level（RTL） design. |
| Keywords: | Scalable Processor Architecture（SPARC） Transaction Level ModeI（TLM） instruction set simulation simulation speed RegisterTransfer Level（RTL） |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ | |
| 点击此处可从《计算机工程》浏览原始摘要信息 | |
| 点击此处可从《计算机工程》下载全文 | |