| 中科SoC的USB1.1 OHCI主机控制器IP设计 |
| |
| 引用本文： | 梅张雄,张志敏,郑为民.中科SoC的USB1.1 OHCI主机控制器IP设计[J].计算机工程,2005,31(15):37-38,67. |
| |
| 作者姓名： | 梅张雄 张志敏 郑为民 |
| |
| 作者单位： | 北京理工大学信息科学技术学院,北京100081;中国科学院计算技术研究所系统结构室,北京100080 |
| |
| 基金项目： | 国家“863”计划基金资助项目“高速32位嵌入式CPU开发”（2002AA1Z1040） |
| |
| 摘 要： | 系统阐述了USB1．1OHCI主机控制器IP的功能、结构、各功能模块的电路设计和实现方法，介绍了主机串行接口引擎模块及其时钟和数据恢复电路以及并行CRC算法的设计。为了验证OHCI主机控制器功能正确性，在中科SoC虚拟验证平台上对该主机控制器做了系统级模拟验证，验证结果证明了设计的正确性。
|
| 关 键 词： | USB主机控制器 开放主机总线接口 数字锁相环 CRC |
| 文章编号： | 1000-3428（2005）15-0037-02 |
| 收稿时间： | 2004-06-13 |
| 修稿时间： | 2004-06-13 |
USB1.1OHCI Host Controller IP Design for ZhongKe-SoC |
| |
| MEI Zhangxiong,ZHANG Zhimin,Zheng Weimin.USB1.1OHCI Host Controller IP Design for ZhongKe-SoC[J].Computer Engineering,2005,31(15):37-38,67. |
| |
| Authors: | MEI Zhangxiong ZHANG Zhimin Zheng Weimin |
| |
| Abstract: | |
| |
| Keywords: | USB host controller Open host controller interface (OHCI) Digital phase lock loop (DPLL) CRC |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
