| 基于FPGA的宽带数据采集时钟相位校正方法 |
| |
| 引用本文： | 吕喜在,黄芝平,苏绍璟.基于FPGA的宽带数据采集时钟相位校正方法[J].计算机测量与控制,2009,17(11):2319-2321. |
| |
| 作者姓名： | 吕喜在 黄芝平 苏绍璟 |
| |
| 作者单位： | 国防科学技术大学仪器科学与技术系,湖南,长沙,410073 |
| |
| 摘 要： | 为了解决宽带数据采集中由于传输线延时不一致造成的数据误采集的问题,首先从数据传输线电平转换机理入手分析了这一问题的原因所在,在此基础上,给出了估算采集时钟相位失真程度的一种简便测试方法,并分析了基于FPGA实现的两种时钟相位校正方法,即DPLL法和Logic Cell法;最后,利用FPGA集成开发环境QuartusⅡ对这两种相位校正方法的性能进行了仿真和比较,结果表明,这两种方法都具有精确的可控性。
|
| 关 键 词： | 宽带 数据采集 锁相环 相位校正 FPGA |
Method of Clock Phase Correction in Wide-band Data Acquisition Based on FPGA |
| |
| Lv Xizai,Huang Zhiping,Su Shao.Method of Clock Phase Correction in Wide-band Data Acquisition Based on FPGA[J].Computer Measurement & Control,2009,17(11):2319-2321. |
| |
| Authors: | Lv Xizai Huang Zhiping Su Shao |
| |
| Affiliation: | jing(Department of Instrumental Science and Technology,National University of Defense Technology,Changsha 410073,China) |
| |
| Abstract: | |
| |
| Keywords: | FPGA wide-band data acquisition phase-locked loop phase correction FPGA |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
