| 嵌入式双端口SRAM可编程内建自测试结构的设计 |
| |
| 引用本文： | 颜学龙,汤敏.嵌入式双端口SRAM可编程内建自测试结构的设计[J].计算机测量与控制,2006,14(7):853-854. |
| |
| 作者姓名： | 颜学龙 汤敏 |
| |
| 作者单位： | 桂林电子工业学院,广西,桂林,541004 |
| |
| 摘 要： | 分析了嵌入式双端口SRAM的故障模型，并在此基础上提出了一种新型的针对嵌入式双端口SRAM的BIST结构；它能够有效地测试双端口SRAM，通过使用新型的指令格式能够减少指令数据量和测试时间。
|
| 关 键 词： | 内建自测试 双端口SRAM测试 March算法 可编程 |
| 文章编号： | 1671-4598（2006）07-0853-02 |
| 收稿时间： | 2005-11-07 |
| 修稿时间： | 2005-12-29 |
Design of Programmable Memory BIST for Embedded Dual Ports SRAM |
| |
| Yan Xuelong,Tang min.Design of Programmable Memory BIST for Embedded Dual Ports SRAM[J].Computer Measurement & Control,2006,14(7):853-854. |
| |
| Authors: | Yan Xuelong Tang min |
| |
| Affiliation: | Guilin University of Electronic Technology, Guilin 541004, China |
| |
| Abstract: | New design of programmable memory BIST for embedded dual ports SRAM is presented based on analyzing faults model. It uses a new instruction format, so it can test dual ports SRAM efficiently. Further more, the volume of the instruction and the time for faults test can also be reduced. |
| |
| Keywords: | BIST Dual ports SRAM test March algorithm programmable |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
