| FPGA中网络通信协议栈的裁剪及其全硬件实现 |
| |
| 引用本文： | 蒋沪生,柴志雷,钟传杰.FPGA中网络通信协议栈的裁剪及其全硬件实现[J].计算机工程与设计,2013,34(9). |
| |
| 作者姓名： | 蒋沪生 柴志雷 钟传杰 |
| |
| 作者单位： | 江南大学物联网学院轻工过程先进控制教育部重点实验室,江苏无锡,214122 |
| |
| 摘 要： | 针对基于FPGA的嵌入式系统中软件网络协议栈需要内置CPU的不足,阐述了采用全硬件方式实现网络协议栈的必要性,并提出了适合的网络通信协议栈裁剪方案.该协议栈包含精简的UDP、IP、以及MAC层驱动,可完成常规的网络通信.协议栈完全采用硬件描述语言编写,并在FPGA中实现.实验结果表明,该协议栈只占用2K逻辑资源,能以100Mbps的速率在FPGA与PC之间进行数据传输,为基于FPGA的系统调试及运行提供了一种简易的高速通信手段.
|
| 关 键 词： | 网络通信 硬件协议栈 UDP/IP协议 现场可编程门阵列 硬件实现 |
Design and full hardware implementation of simplifed network communication protocol stack in FPGA |
| |
| JIANG Hu-sheng
,
CHAI Zhi-lei
,
ZHONG Chuan-jie.Design and full hardware implementation of simplifed network communication protocol stack in FPGA[J].Computer Engineering and Design,2013,34(9). |
| |
| Authors: | JIANG Hu-sheng CHAI Zhi-lei ZHONG Chuan-jie |
| |
| Abstract: | |
| |
| Keywords: | network protocol hardware protocol UDP/IP FPGA hardware implementation |
| 本文献已被 万方数据 等数据库收录！ |
|
