| CMP体系结构上非包含高速缓存的设计及性能分析 |
| |
| 引用本文： | 冯昊,吴承勇.CMP体系结构上非包含高速缓存的设计及性能分析[J].计算机工程与设计,2008,29(7):1595-1600. |
| |
| 作者姓名： | 冯昊 吴承勇 |
| |
| 作者单位： | 1. 中国科学院研究生院,北京,100049;中国科学院计算技术研究所,北京,100080
2. 中国科学院计算技术研究所,北京,100080 |
| |
| 基金项目： | 国家重点基础研究发展计划(973计划) |
| |
| 摘 要： | 半导体技术的发展使得在芯片上集成数十亿个晶体管成为可能.目前工业界和学术界倾向于采用片上多处理器体系结构(CMP),对于此类结构,芯片性能受片外访存影响较大,因此如何组织片上高速缓存层次结构是一个关键.针对此问题,提出采用非包含高速缓存组织片上最后一级高速缓存,以降低片外访存次数.并通过对Splash2部分测试程序的详细模拟,对CMP上高速缓存层次结构的不同组织方式做了比较.数据显示非包含高速缓存最多可使平均访存时间降低8.3%.同时,指出非包含高速缓存有助于节省片上资源的特性,并给出片上集成三级高速缓存后CMP上高速缓存层次结构的设计建议.
|
| 关 键 词： | 高速缓存 非包含高速缓存 片上多处理器 高速缓存层次结构 工作集 |
| 文章编号： | 1000-7024(2008)07-1595-05 |
| 修稿时间： | 2007年4月17日 |
Design and performance analysis of non-inclusive cache on CMP |
| |
| FENG Hao,WU Cheng-yong.Design and performance analysis of non-inclusive cache on CMP[J].Computer Engineering and Design,2008,29(7):1595-1600. |
| |
| Authors: | FENG Hao WU Cheng-yong |
| |
| Affiliation: | FENG Hao1,2,WU Cheng-yong2(1.Graduate University,Chinese Academy of Sciences,Beijing 100049,China,2.Institute of Computing Technology,Beijing 100080,China) |
| |
| Abstract: | As semiconductor technology develops,it is possible to pack billions of transistors on a single die.How to utilize such a large resources budget efficiently has been on-going for years.There is clear evidence of the trend that more and more commercial offe-rings and research projects address chip multiprocessors(CMP) design.Many design options on how to organize cache hierarchy before hitting memory wall to raise the performance of CMP architecture are presented and non-inclusive cache is one of those.After... |
| |
| Keywords: | cache non-inclusive cache CMP cache hierarchy working set |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
