|
|||||
|
|
| 64位子字并行整数乘法器设计 | |
| 引用本文： | 董兰飞,冀蓉,孙锁林,曾献君.64位子字并行整数乘法器设计[J].计算机应用,2005,25(Z1):492-494. |
| 作者姓名： | 董兰飞 冀蓉 孙锁林 曾献君 |
| 作者单位： | 国防科技大学,计算机学院,湖南,长沙,410073 |
| 基金项目： | 国家自然科学基金资助项目(60273069;60376018;90207011);国家863计划资助项目(2002AA110020) |
| 摘 要： | 介绍了一种64位子字并行整数乘法器,用相同的硬件可实现64bit×64bit的整数乘法操作操作,又可实现4个16bit×16bit的子字并行整数乘法操作.此乘法器采用了一种简单有效的修正算法,并在部分积累加之前合并了修正值.采用这种算法实现的子字并行乘法器总体结构与传统的乘法器结构不同.经过spice模拟,此乘法器达到了较优的延迟. |
| 关 键 词： | 子字并行 乘法器 误差 修正算法 |
| 文章编号： | 1001-9081(2005)12Z-0492-03 |
| 修稿时间： | 2005年7月6日 |
| 本文献已被 CNKI 万方数据 等数据库收录！ | |