首页 | 本学科首页   官方微博 | 高级检索  
     

一种有效的多时钟网络时钟树综合方案
引用本文:江立强,陈朝阳,沈绪榜,郑兆青. 一种有效的多时钟网络时钟树综合方案[J]. 计算机与数字工程, 2005, 33(11): 91-93,111
作者姓名:江立强  陈朝阳  沈绪榜  郑兆青
作者单位:华中科技大学图像识别与人工智能研究所,武汉,430074;华中科技大学图像识别与人工智能研究所,武汉,430074;华中科技大学图像识别与人工智能研究所,武汉,430074;华中科技大学图像识别与人工智能研究所,武汉,430074
摘    要:时钟树综合在芯片设计后端物理设计过程中,对于保证数字集成电路的时序是非常重要的。针对设计中存在的分频时钟,在时钟树综合时,将源时钟和分频时钟放在同一个时钟树中,把分频时钟的时钟网络作为源时钟的子树,很好地解决了分频时钟和源时钟之间的时钟偏移,满足了同步时序要求。该方法用于实际设计项目中,取得了非常好的效果。

关 键 词:时钟树综合  时钟偏移  同步设计  时序
收稿时间:2005-03-09
修稿时间:2005-03-09

An Effective Clock Tree Synthesis Method for Multi-clocks Networks
Jiang Liqiang,Chen Chaoyang,Shen Xubang,Zheng Zhaoqing. An Effective Clock Tree Synthesis Method for Multi-clocks Networks[J]. Computer and Digital Engineering, 2005, 33(11): 91-93,111
Authors:Jiang Liqiang  Chen Chaoyang  Shen Xubang  Zheng Zhaoqing
Affiliation:Institute for Pattern Recognition and Artificial Intelligence, HUST, Wuhan 430074
Abstract:To ensure timing requirement on digital integrated circuits, clock tree synthesis is very important on ASIC backend physical layout design. This paper shows an effective clock tree synthesis method for divided clocks, when doing clock tree synthesis, putting source clock and divided clock in the same clock tree, treating divided clock network as a sub- tree of source clock tree, solves clock skew problem between divided clock and source clock very well, satisfies synchronous timing requirement. This method is used in our project and has a good effect.
Keywords:clock tree synthesis   clock skew   synchronous design   timing
本文献已被 CNKI 维普 万方数据 等数据库收录!
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号