|
|||||
|
|
| AES加密算法面积与性能平衡优化研究 | |
| 引用本文： | 李浪,邹祎,李仁发.AES加密算法面积与性能平衡优化研究[J].计算机应用研究,2014,31(12). |
| 作者姓名： | 李浪 邹祎 李仁发 |
| 作者单位： | 1. 衡阳师范学院计算机科学系,湖南衡阳421002;湖南大学信息科学与工程学院,长沙410082;聚落文化遗产数字化技术与应用湖南省重点实验室,湖南衡阳421002 2. 衡阳师范学院计算机科学系,湖南衡阳421002;聚落文化遗产数字化技术与应用湖南省重点实验室,湖南衡阳421002 3. 湖南大学信息科学与工程学院,长沙,410082 |
| 基金项目： | 国家自然科学基金资助项目，衡阳师范学院产学研基金资助项目，湖南省“十二五”重点建设学科资助项目，湖南省大学生研究性学习和创新性实验计划资助项目(湘教通2014[248]号，聚落文化遗产数字化技术与应用湖南省重点实验室开放基金资助项目 |
| 摘 要： | AES密码是目前主流应用的加密算法,研究了在面积优化的同时兼顾加密速度的解决方法.根据字节代换的要求和特点,S盒变换采用16×16位的空间预存储置换表,通过O(1)查表效率即可实现SubBytes变换.将伽罗华域上所有元素的两倍先存储在一张表格中,相应运算只需要通过查表和相加就可以完成,避免了有限域的乘法运算,有效减少了运算次数.密钥扩展是独立于加密算法本身的一个特殊模块,采用上升沿有效的时钟控制密钥生成方法,在生成密钥的同一个时钟周期下降沿进行密钥传递,减少了系统延时,增强了并行性,使得面积优化后的AES加密效率更高,吞吐量更大.通过计数器控制加密函数调用的轮数,使得每个模块能多次被调用,从而使得加密芯片面积减少.实验表明在Xilinx Virtex-5 FPGA上优化后的加密模块所占用面积为11 163 Slices,相比优化之前的20 173 Slices,占用面积减少了将近一半. |
| 关 键 词： | AES算法 面积优化 高性能 FPGA实现 |
Research on area and performance balanced optimization of AES |
|
| LI Lang,ZOU Yi,LI Ren-fa.Research on area and performance balanced optimization of AES[J].Application Research of Computers,2014,31(12). | |
| Authors: | LI Lang ZOU Yi LI Ren-fa |
| Abstract: | |
| Keywords: | advanced encryption standard(AES) algorithm optimal area high performance FPGA implementation |
| 本文献已被 万方数据 等数据库收录！ | |