基于APB总线接口的USART IP核设计与验证

针对传统UART IP核设计中存在的使用场景单一、不能支持同步通信的不足,设计了一款基于APB总线接口的USART外设。采用模块化设计方式通过Verilog语言对APB总线数据传输模块、寄存器组模块、串行数据发送模块、串行数据接收模块、波特率发生模块进行了详细设计,并使用Simvision软件通过UVM验证方法学对电路的异步/同步通信功能进行验证。验证结果表明,设计的IP核在实现异步数据收发的基础上可实现基于SPI协议的同步数据收发,相较于传统的UART IP核设计,具有更强的普适性。