|
|||||
|
|
| 用VHDL和CPLD的电路简化方法的研究 | |
| 引用本文： | 高志文,张记龙.用VHDL和CPLD的电路简化方法的研究[J].华北工学院测试技术学报,2001,15(4):267-270. |
| 作者姓名： | 高志文 张记龙 |
| 摘 要： | 目的 使用VHDL降低目标电路的资源占用率和优化电路结构，方法。分析用VHDL和CPLD设计容易引起电路复杂化的原因，并提出了相应的解决方法，结果与结论 得到简化电路的一些有效的技巧与方法。 |
| 关 键 词： | VHDL CPLD 电路设计 可编程逻辑器件 硬件描述语言 数字集成电路 电路复杂化 |
| 本文献已被 维普 等数据库收录！ | |