| 用VHDL和CPLD的电路简化方法的研究 |
| |
| 引用本文： | 高志文,张记龙.用VHDL和CPLD的电路简化方法的研究[J].测试技术学报,2001,15(4):267-270. |
| |
| 作者姓名： | 高志文 张记龙 |
| |
| 作者单位： | 华北工学院,电子信息工程系, |
| |
| 摘 要： | 目的 使用 VHDL降低目标电路的资源占用率和优化电路结构 .方法 分析用VHDL和 CPLD设计中容易引起电路复杂化的原因 ,并提出了相应的解决方法 .结果与结论 得到简化电路的一些有效的技巧与方法
|
| 关 键 词： | VHDL CPLD 电路设计 |
| 文章编号： | 1008-6374(2001)04-267-04 |
| 修稿时间： | 2001年11月15 |
A Simplifying Circuit Method by Using VHDL and CPLD |
| |
| GAO Zhi wen,ZHANG Ji long.A Simplifying Circuit Method by Using VHDL and CPLD[J].Journal of Test and Measurement Techol,2001,15(4):267-270. |
| |
| Authors: | GAO Zhi wen ZHANG Ji long |
| |
| Abstract: | |
| |
| Keywords: | VHDL CPLD Circuit Simplifying |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
