|
|||||
|
|
| 基于VerilogHDL 的异步串行通信IP 核设计 | |
| 引用本文： | 李健,吕胜涛.基于VerilogHDL 的异步串行通信IP 核设计[J].兵工自动化,2013,32(7):86-88. |
| 作者姓名： | 李健 吕胜涛 |
| 作者单位： | 中国兵器工业第五八研究所军品部,四川 绵阳,621000;中国人民武装警察部队装备研究所,北京,100012 |
| 摘 要： | 为提高CPU的工作效率,设计基于VerilogHDL的异步串行通信IP核。阐述了异步串行通信的原理、NiosII嵌入式处理器的系统架构和Avalon总线特性,分析了异步串行通信的实现方法,给出了各功能模块的接口关系,并设计完成可供Sopc Builder直接调用的串行通信IP核,能正确实现异步串行数据收发功能。实践结果证明:该设计不但实现了异步串口的正常通信,而且使用方便、通信效率高。 |
| 关 键 词： | 串行通信 VerilogHDL IP核 |
| 收稿时间： | 2013/10/24 0:00:00 |
| 本文献已被 CNKI 万方数据 等数据库收录！ | |
| 点击此处可从《兵工自动化》浏览原始摘要信息 | |
| 点击此处可从《兵工自动化》下载全文 | |