基于异步时钟的多片门阵列并行采集模块 |
| |
引用本文: | 肖凯嘉,赵冬娥,张斌.基于异步时钟的多片门阵列并行采集模块[J].探测与控制学报,2013(2):55-58. |
| |
作者姓名: | 肖凯嘉 赵冬娥 张斌 |
| |
作者单位: | 中北大学电子测试技术重点实验室;仪器科学与动态测试教育部重点实验室 |
| |
基金项目: | 教育部科学技术研究重点项目资助(211027);山西省科技厅基础条件平台建设项目资助(2010091013) |
| |
摘 要: | 针对测控系统中单一FPGA的IO口不足,无法满足高采样率,上百路通道并行采集情况,提出了基于异步FIFO(先入先出队列)存储的多片FPGA大规模并行信号采集模块。该模块通过将多片FPGA采集数字信号的高低状态存储在内建FIFO里,然后将数据编帧存储在FLASH中,通过USB接口与上位机连接。仿真表明:该模块可采集400路数学信号,结构灵活、控制简单、可靠性较高,数据采集通道可根据需要进行扩展。
|
关 键 词: | 现场可编程门阵列(FPGA) 信号采集 数据存储 |
本文献已被 CNKI 等数据库收录! |
|