| VME总线在线"从串模式"配置FPGA的设计与实现 |
| |
| 引用本文： | 魏书军,刘振安,赵棣新,过雅南.VME总线在线"从串模式"配置FPGA的设计与实现[J].核电子学与探测技术,2007,27(5):852-856. |
| |
| 作者姓名： | 魏书军 刘振安 赵棣新 过雅南 |
| |
| 作者单位： | 中国科学院高能物理研究所,100049 |
| |
| 摘 要： | 本文介绍了在线配置FPGA硬件设计及工作原理.所设计的系统可以使FPGA的配置数据通过VME总线写入到一片Flash Memory中,并在加电时或使用命令的方式通过Flash Memory来配置FPGA.另外,FPGA的配置数据还可以直接保存在PC机终端上,而不是Flash Memory中,在需要时,通过VME总线直接将配置数据配置给FPGA.
|
| 关 键 词： | 从串模式 FPGA Flash Memory CPLD |
| 文章编号： | 0258-0934（2007）05-0852-05 |
| 收稿时间： | 2006-08-01 |
| 修稿时间： | 2006年8月1日 |
The Design and Implementation of VME-based FPGA on-line configuration in Slave Serial Mode |
| |
| WEI Shu-jun,LIU Zhen-an,ZHAO Di-xin,GUO Ya-nan.The Design and Implementation of VME-based FPGA on-line configuration in Slave Serial Mode[J].Nuclear Electronics & Detection Technology,2007,27(5):852-856. |
| |
| Authors: | WEI Shu-jun LIU Zhen-an ZHAO Di-xin GUO Ya-nan |
| |
| Abstract: | The paper introduces the hardware design and work principle of FPGA on-line configuration.Firstly,we put the FPGA configuration data to a Flash Memory chip through VME bus;when the module is power on or received a configuration command from VME bus,the system begin to configure the FPGA from Flash Memory.In addition,the configuration data can also keep in a PC terminal,and not in Flash Memory,when necessary,which can be send to FPGA directly to perform the configuration. |
| |
| Keywords: | Slave Serial Mode FPGA Flash Memory CPLD |
| 本文献已被 维普 万方数据 等数据库收录！ |
|
