| 基于FPGA的高频时钟电路设计 |
| |
| 引用本文： | 孙芸华,颜永红,赵豫斌,席仙梅,吕继方,罗江平.基于FPGA的高频时钟电路设计[J].核电子学与探测技术,2008,28(4). |
| |
| 作者姓名： | 孙芸华 颜永红 赵豫斌 席仙梅 吕继方 罗江平 |
| |
| 作者单位： | 1. 湖南大学,湖南,长沙,410082
2. 北京高能物理研究所,北京,100049 |
| |
| 摘 要： | 本文介绍了运用FPGA和时钟芯片,产生高达1G的高频时钟的电路设计方法.经过调试电路达到了设计要求,证明该设计是合理的.
|
| 关 键 词： | 高频时钟 |
The Design of High Frequency Clock Circuit with FPGA |
| |
| SUN Yun-hua,YAN Yong-hong,ZHAO Yun-bin,XI Xian-mei,LV Ji-fang,LUO Jiang-ping.The Design of High Frequency Clock Circuit with FPGA[J].Nuclear Electronics & Detection Technology,2008,28(4). |
| |
| Authors: | SUN Yun-hua YAN Yong-hong ZHAO Yun-bin XI Xian-mei LV Ji-fang LUO Jiang-ping |
| |
| Abstract: | |
| |
| Keywords: | FPGA DLL PLL FADC |
| 本文献已被 维普 万方数据 等数据库收录！ |
|
