| 一种典型循环码的FPGA实现 |
| |
| 引用本文： | 吴晟祖,仲顺安,陈越洋,党华.一种典型循环码的FPGA实现[J].机械与电子,2005(8):20-22. |
| |
| 作者姓名： | 吴晟祖 仲顺安 陈越洋 党华 |
| |
| 作者单位： | 北京理工大学,北京,100081 |
| |
| 摘 要： | 根据循环码的编码译码基本原理，给出了一种简明的循环码设计方法，利用这种方法，可以方便地在通信系统中实现低位数信道的编码译码，具有较高的编码效率。针对实际应用系统，设计并实现了一种基于典型的（15．7）循环码的信道编码，并且应用于基于FPGA开发的数据通信系统中。
|
| 关 键 词： | 线形分组码 循环码 FPGA |
| 文章编号： | 1000-2257（2005）08-0020-03 |
| 收稿时间： | 2005-06-17 |
| 修稿时间： | 2005年6月17日 |
FPGA Realization of One Typicle Linear Block Code |
| |
| WU Sheng-zu,ZHONG Shun-an,CHENG Yue-yang,Dang Hua.FPGA Realization of One Typicle Linear Block Code[J].Machinery & Electronics,2005(8):20-22. |
| |
| Authors: | WU Sheng-zu ZHONG Shun-an CHENG Yue-yang Dang Hua |
| |
| Abstract: | Based on the coding and decoding theory of cyclic code, a concise constructing method is presented in this paper.Low number channel coding and decoding can be easily applied in communication system by this method with high coding efficiency.Here we have schemed out a channel code based on typical (15,7)cyclic code, and presented two matched programs aimed at practical application system. |
| |
| Keywords: | linear block codes cyclic codes FPGA |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
