首页 | 本学科首页   官方微博 | 高级检索  
     

超高速FFT处理器的设计与实现
引用本文:范进,金声震,孙才红.超高速FFT处理器的设计与实现[J].光学精密工程,2009,17(9):2241-2246.
作者姓名:范进  金声震  孙才红
作者单位:1. 中国科学院,国家天文台,北京,100012;中国科学院,研究生院,北京,100039
2. 中国科学院,国家天文台,北京,100012
基金项目:国家863高技术研究发展计划资助项目 
摘    要:为了满足精密检测系统的需要,设计高速FFT是系统的核心问题,而并行流水线技术是实现大规模高速FFT运算的基本技术。该FFT处理器主要基于现场可编程门阵列芯片(FPGA), 采用并行处理和SDF(Single—path Delay Feedback)流水线技术,内存资源较并行结构有所减少,运算速度较单独的SDF流水线结构有所提高。建立了处理器的算法和设计模型,并根据模型对处理器组成模块进行了优化设计,在保证处理器速度的同时,大大减小了资源消耗,其工作频率可以达到150MHz,数据率超过600Msps,其FPGA仿真结果和实验室平台测试验证了设计的可行性。

关 键 词:快速傅里叶变换  流水线结构  并行处理  现场可编程门阵列
收稿时间:2008-07-22
修稿时间:2008-10-28

Design and implementation of hyper-speed FFT processor
FAN Jin,JIN Sheng-zhen,SUN Cai-hong.Design and implementation of hyper-speed FFT processor[J].Optics and Precision Engineering,2009,17(9):2241-2246.
Authors:FAN Jin  JIN Sheng-zhen  SUN Cai-hong
Affiliation:FAN Jin1,2,JIN Sheng-zhen1,SUN Cai-hong1(1.National Astronomical Observatories,Chinese Academy of Science,Beijing 100012,China,2.Graduate University of Chinese Academy of Sciences,Beijing 100039,China)
Abstract:Design of a high-speed Fast Fourier Transform(FFT) processor is one of key points in a real time signal processing system.In this paper,a high speed and a hybrid architecture FFT processor combining a parallel processing with a Single-Path Delay Feedback(SDF) pipeline is designed based on Field Programmable Gate Array(FPGA) chip.Compared with the full parallel architecture,the memory cost of the designed processor decreases,thus the speed is higher than that of the SDF pipeline architecture.An algorithm and...
Keywords:Fast Fourier Transform  Pipeline Architecture  Parallel processing  FPGA
本文献已被 CNKI 万方数据 等数据库收录!
点击此处可从《光学精密工程》浏览原始摘要信息
点击此处可从《光学精密工程》下载全文
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号