应用于高速高精确度流水线ADC参考电压缓冲器

通过分析流水线数字转换器(ADC)中参考电压缓冲器的工作过程,提出了相应的负载模型,并推导出缓冲器的指标,设计了一种能用于高速高精确度流水线ADC的参考电压缓冲器。该缓冲器采用了改进的开环结构,降低了设计复杂度、功耗和面积,同时采用增强型源跟随结构,提高了缓冲器驱动能力和稳定性。该参考电压缓冲器采用华力55 nm CMOS工艺进行电路和版图设计,版图面积为320 μm×260 μm。Spectre后仿真结果表明,参考电压缓冲器功耗为3 mA,建立时间为4.3 ns,成功应用于60 MS/s 12 bit流水线ADC。     

一种具有温度补偿的带隙基准源及其输出缓冲器

介绍了一种用于集成电路内部的带隙基准源,它具有8ppm/℃的温度系数和4mV/V的电源抑制比。同时,还介绍了一种用于带隙基准源的输出缓冲器。该缓冲器的速度很快,当负载电压波动是,能很快地使其稳定于带隙基准源的输出电压,其压摆率能达到112V/μs。     

用于流水线ADC的全差分参考电压电路

为了实现流水线ADC的带隙基准电压低于1 V和降低参考电压电路的功耗,提出了一种新的全差分参考电压电路。在传统带隙基准的基础上,该参考电压电路增加了MOS管基-射极电阻,可根据电阻的比例系数来调节输出带隙基准电压。采用电流模电路,实现了单端信号转差分信号,结构简单。采用TSMC 0.18 μm CMOS工艺进行设计与仿真,结果表明,温度为25 ℃时,该电路的参考电压VREFP和VREFN分别为1.156 V和0.656 V。在-40 ℃~125 ℃范围内变化时,参考电压的波动小于6 mV,温度系数小于4.6×10-5/℃。低频时,电源抑制比为115 dB。该参考电压电路应用于高清视频信号处理的流水线ADC中,能实现170 MS/s、10位精度的数模转换。     

一种用于CMOS A/D转换器的带隙基准电压源

设计了一种用于CMoS A/D转换器的带隙基准电压源.该电路消除了传统带隙基准电压源中运算放大器的失调电压及电源电压抑制比对基准源指标的限制,具有很高的精度和较好的电源电压抑制比.电路采用中芯国际(SMIC)0.35μm CMOS N阱工艺.HSPICE仿真结果表明,在3.3 V条件下,在-40℃～125℃范围内,带隙基准电压源的温度系数为2.4×10-6V/℃,电源电压抑制比为88 dB@1 kHz,功耗为0.12 mW.     

高速高精度流水线ADC的快速仿真方法研究

设计了一种可以与晶体管跨导运算放大器特性高度比拟的运放宏模型.用该宏模型替换采样/保持电路和MDAC模块中的晶体管级放大器电路,进行FFT分析;在仿真结果相差3.2%的情况下,仿真时间为原来的1.7%,大大缩短了流水线ADC的验证周期.在该方法的指导下,设计了一个10位20 MS/s 流水线A/D转换器.在2.3 MHz输入信号下测试,该A/D转换器的ENOB为8.7位,SFDR为73 dBc;当输入信号接近奈奎斯特频率时,ENOB为8.1位.     

一种应用于ADC带曲率补偿的高精度带隙基准源

设计了一种应用于工作电压为1.8 V的流水型模数转换器(ADC)的带隙基准源。与传统电流模式带隙基准源不同,该带隙基准源采用曲率补偿技术,降低了温度系数,提高了精度。分析提高电源抑制比的方法,设计低压共源共栅电流镜偏置的折叠式共源共栅运放,提高了带隙基准源的电源抑制比。采用CSMC 0.18μm CMOS工艺,获得了900 m V的带隙基准,Spectre仿真结果表明,带隙基准源正常启动,在-40~125℃温度范围内温度系数低至3 ppm/℃,低频时的电源抑制比达89 d B。     

应用于A/D转换器中的基准电压源的设计

基准电压源是A／D转换器中非常重要的模块，它的稳定性直接影响着A／D转换器的性能。在TSMC0.18μm/3.3V N-well CMOS工艺条件下，温度系数可达十几个ppm／C。在频率等于100kHz时，PSRR达到54dB，功耗只有0．25mW。     

一种适于引入Dither的流水线ADC结构

在ADC中应用Dither技术,可以减小ADC的量化误差,在统计上减小DNL误差、提高ADC的分辨率,但是却存在输入信号较大时,引入Dither噪声后可能发生信号溢出的问题。在此针对流水线ADC分级结构的特殊性,提出一种流水线ADC结构,在普通流水线ADC的第一子级后增加残差改变模块,在改进的流水线ADC中可以引入一定幅度范围内的Dither而不发生溢出。最后,在Simulink中搭建流水线ADC的行为级模型进行了仿真验证,证明所提出的流水线ADC结构在保证引入Dither后信号不会溢出的同时,也能有效地提升其SFDR性能。     

一种14位85 MS/s流水线型ADC

基于0.18μm CMOS工艺设计与实现了一种14位85 MS/s流水线型模数转换器(ADC)。采用多种低功耗设计技术来降低系统功耗和面积,包括无采样保持电路前端和运算放大器共享等技术。在无数字校准的条件下,在3.3 V电源电压、85 MHz的时钟频率和70 MHz正弦输入信号频率下,达到了67.9 dBFS的信噪比(SNR)以及82.2 dBFS的无杂散动态范围(SFDR)。该ADC功耗为322 mW,面积为0.6 mm²,适合用于需求低功耗ADC的通信系统中。     

基准电压波动对∑-△A／D转换性能的影响

∑-△A／D转换器需要一个基准电压作为参照进行模／数转换，因此，基准电压上的任何变化都会直接影响到A／D转换的结果。文章推导分析了基准电压的DC及AC波动对∑-△A／D转换结果的影响机制，并用一个三阶∑-△A／D转换器实例，在Matlab仿真环境中验证了分析结果。文章的结论可用于指导∑-△A／D转换器芯片中带隙基准源模块的电源抑制比设计。     

12位100 MS/s流水线A/D转换器的参考电压缓冲器

分析了参考电压精度对流水线A/D转换器性能的影响,并通过Matlab建模仿真,得到了12位流水线A/D转换器对参考电压精度的要求,即参考电压精度要达到10位以上.提出了一种新型的参考电压缓冲器结构,通过增加两个静态比较器,有效地提高了缓冲器的精度.采用SMIC 0.35 μm 3.3 V CMOS工艺,为一个12位100 MHz采样频率的流水线A/D转换器设计了电压值为1.65 V±0.5 V的参考电压输出缓冲器.Hspice后仿真结果显示,各个工艺角下,缓冲器可将干扰对1 V的差分输出的影响控制在0.35 mV以内.该缓冲器可以达到10位以上精度,能够满足12位100 MS/s流水线A/D转换器的设计要求.     

一种用于高速高精度A/D转换器的自举采样电路

介绍了一种新型的CMOS自举采样电路。该电路适用于12位100 MHz采样频率的A/D转换器。采用P型栅压自举开关补偿技术,可以有效地克服采样管导通电阻变化引入的非线性失真,提高采样精度。仿真结果表明,采样时钟频率为100 MHz时,输入10 MHz信号,可得信噪失真比(SNDR)为102 dB,无杂散动态范围(SFDR)为103 dB。信号频率达到采样频率时,仍有超过85 dB的SNDR和87 dB的SFDR,满足高速高精度流水线A/D转换器对采样开关线性度和输入带宽的要求。电路采用SMIC 0.18μm CMOS数模混合工艺库实现,电源电压为1.8 V。     

高速D/A转换器输出跨导模型及对无杂波动态范围的影响

基于无缓冲差分输出电流舵D/A转换器,建立电流源及输出电路的s域线性模型,分析输入码变化所引起的输出跨导的变化,以及对输出电流的影响。采用直流和交流量分离的方法,利用傅里叶级数,获得输出跨导对无杂波动态范围(SFDR)的影响的近似公式。采用Matlab建立高层次模型进行仿真验证。结果表明,输出跨导较大时,输出跨导与SFDR呈近似线性关系。     

A/D转换器参考电压的软件校正

为了消除参考电压波动对A/D转换结果的影响,研究了参考电压波动和温度效应对A/D转换器转换精度的影响机理及其校正方法。利用实验数据得到了参考电压变化和温度效应与转换精度的关系,结合误差理论,分析得出了基于复合校正系数的软件校正算法。实践证明:该算法补偿效果良好,可保证A/D转换的精度。     

一种改进型8位50 MSPS流水逐次逼近A/D转换器

通过理论分析和实验仿真,提出了一种基于流水线技术的逐次逼近型ADC,分析了电路原理和电路结构;阐述了如何通过流水结构来提高逐次逼近型ADC的性能.相关测试表明,设计的A/D转换器最高转换速度为50 MSPS;在0.5 MHz输入信号下的信噪谐波比为45.7 dB,在4.0 MHz输入信号下的信噪谐波比为31.6 dB.     

6位A/D转换器流水线电路结构的改进设计

文章介绍了流水线电压型结构A/D转换器的一种改进设计。该6位A/D转换器采用6个相同的处理单元级联,每个处理单元(内部倍乘作差单元统一设计)对所输入的模拟信号进行量化,输出一位数字信号,并把经该级处理后剩下的量化噪声信号传入下一处理单元,如此下去,直至最后一个处理单元。电路采用0.6μm双阱、双多晶硅、双金属线的标准CMOS工艺实现,芯片面积为2.05 mm×1.95 mm=3.9975 mm2,共有28个I/O管脚。     

用于流水线A/D转换器的改进型数字自校准算法

数字自校准算法在高精度流水线ADC中应用越来越广泛.目前,基于数字自校准算法的流水线ADC的结构一般都是1.5位/级.基于对各种结构优缺点的分析,选择在芯片功耗和面积方面有很强优势的2位/级结构,并设计了一种符合这种结构的改进型数字自校准算法.这种改进算法解决了目前数字自校准算法中校准参数不准确的问题,使校准输出后的数据准确度更高.实验结果表明,该改进型数字自校准算法使系统的线性度有了很大的提升.     

多参数流水线A/D转换器的系统模型设计与仿真

提出了一种多参数流水线A/D转换器(ADC)的系统模型,该模型充分考虑了实际电路中存在的热噪声和各种非理想特性,通过对一个12位流水线ADC进行仿真,给出了在理想和各种非理想特性影响下系统性能的变化。得出的结果能有效地指导实际电路设计。     

一种用于高速高精度A/D转换器的时钟稳定电路

设计了一种完全满足高速高精度流水线A/D转换器的时钟稳定电路.通过在延迟环路中加入启动电路,使环路能在小于300 ns内快速锁定占空比,锁定精度为50%±1%.拥有20%～80%的占空比输入,且能很好地抑制外部时钟抖动,时钟抖动小于100 fs.电路采用0.35 μm工艺制作,芯片面积为0.5 mm×0.3 mm,在3.3 V电源电压下,功耗小于78 mW.