首页 | 本学科首页   官方微博 | 高级检索  
相似文献
 共查询到20条相似文献,搜索用时 15 毫秒
1.
数字器件     
MAX3678:频率合成器Maxim推出具有9路LVPECL时钟输出和智能动态切换功能的低抖动频率合成器MAX3678。该器件从66.6MHz的低参考时钟输入产生高达333MHz的时钟输出。器件采用低噪声VCO和PLL架构,具有0.30ps_(RMS)超低抖动(12kHz至20MHz)和-60dBc的电源噪声抑制。MAX3678可简化系统时钟设计、提高可靠性,是高端服务器存储和CPU时钟发生器等高速同步应用的理想选择。  相似文献   

2.
MAX3678是具有9路LVPECL时钟输出和智能动态切换功能的低抖动频率合成器。该器件从66.6MHz的低参考时钟输入产生高达333MHZ的时钟输出。器件采用低噪声VCO和PLL架构,具有0.30DsRMS超低抖动(12kHZ~20MHz)和-60dBc的电源噪声抑制。  相似文献   

3.
《电子质量》2009,(8):28-28
日前,Maxim推出用于高速网络设备的低抖动时钟发生器MAX3627/MAX3629。MAX3627具有七路LVDS输出和一路INCMOS输出,MAX3629具有五路LVDS输出和三路LVCMOS输出。这两款器件采用低噪声晶体振荡器和PLL架构,能够从25MHz晶体或参考时钟输入产生超低抖动(0.14psRMS)的高频(312.5MHz)时钟信号。  相似文献   

4.
数字器件     
MAX3674:双输出时钟发生器Maxim推出用于高速设备的宽频率范围、双输出时钟发生器MAX3674。器件采用低噪声VCO和PLL架构,可由片内晶体振荡器或外部LVCMOS时钟提供的低频参考时钟产生高达1360MHz的5ps RMS低抖动输出时钟。为降低  相似文献   

5.
模拟/电源     
《电子产品世界》2009,(10):77-78
Maxim具有亚皮秒级抖动性能的频率合成器 Maxim推出用于高速系统的带有9路相位对齐LVPECL输出的低抖动频率合成器MAX3671/3673.采用低噪声VCO和PLL架构,从62.5MHz参考时钟输入产生高频(312.5MHz)、低抖动(0.3psRMS)时钟信号。MAX3671通过3个四电平控制输入配置.可同时产生两路不同的频率,分别为以太网端口和MAC提供时钟;MAX3673产生CPRI/UMTS参考时钟输出。  相似文献   

6.
Maxim推出用于高速设备的宽频率范围、双输出时钟发生器MAX3674。器件采用低噪声VCO和PLL架构,可由片内晶体振荡器或外部LVCMOS时钟提供的低频参考时钟产生高达1360MHz的5ps RMS低抖动输出时钟。为降低成本,器件提供2路相同或不同频率的差分LVPECL输出,从而省去了一个高频晶体振荡器。此外,I^2C兼容接口可为频率裕量测试精调输出频率,从而极大地降低了系统测试过程的复杂度。MAX3674理想用于以太网交换机/路由器、存储域网络交换机、无线基站通道卡和服务器时钟发生器等高速系统。  相似文献   

7.
Maxim推出用于高速系统的带有9路相位对齐LVPECL输出的低抖动频率合成器MAX3671/MAX3673。这两款器件采用低噪声VCO和PLL架构,从62.5MHz参考时钟输入产生高频(312.5MHz)、低抖动(0.3psRMS)时钟信号。这两款器件提供的高性能省去了昂贵的高频振荡器和扇出缓冲器,节省了电路板空间,降低了成本。MAX3671可用于企业交换机和路由器等以太网接口的应用,非常适合需要CPRI参考时钟的无线基站。  相似文献   

8.
《今日电子》2008,(6):119-119
用于高速设备的宽频率范围、双输出时钟发生器MAX3674采用低噪声VCO和PLL架构,可由片内晶体振荡器或外部LVCMOS时钟提供的低频参考时钟产生高达1360MHz的5psRMS低抖动输出时钟。其I^2C兼容接口可为频率裕量测试精调输出频率,从而极大地降低了系统测试过程的复杂度。  相似文献   

9.
Maxim推出针对DDR存储应用的266MHz时钟振荡器DS4266。该器件具有精确的48%/52%占空比输出、低于1psRMS(12kHz至20MHz)的RMS抖动、以及±7.5ps(典型值)的周期间抖动。器件提高了系统的时钟裕量,并且在高速数据传输期间具有低误码率(BER)。DS4266占空比及抖动性能使其理想用于对时钟有严格要求的DDR存储系统。  相似文献   

10.
集成电路     
《今日电子》2003,(8):67-68
时钟发生器可用于SONET和千兆以太网5T940时钟发生器可实现低于0.5psRMS的超低抖动,提供两个独立的时钟输出及三种操作模式,还可提供“抖动清除”、可选择环路带宽、各种倍值选择,以及为时钟冗余所做的无碰撞自动切换等功能。时钟重建功能可以减弱线路收发器和恢复时钟的抖动,具有无操作切换功能,每周期偏移率低至0.005%,可支持高性能应用的时钟冗余。支持2、4、8、16和32等多种倍速,支持155.5~166.6MHz、622~666.5MHz、155.5~166.6MHz输出三种操作模式。配合广域网锁相环器件,提供Stratum-3兼容的时钟输出,并满足SONET/SDH的…  相似文献   

11.
ADI推出搭载时钟乘法器的多重服务型自适应四通道时钟转换器AD9554,该器件可以为多种系统提供抖动清除和同步功能,包括同步光纤网络(SONET,SDH)。AD9554功耗仅为940mW,同时还能在430kHz~941MHz的输出范围内产生最多8个输出时钟,与4个2kHz~1GHz外部输入参考时钟同步,其环路带宽低至0.1Hz。4个模数锁相环(ADPLL)可减少外部参考时钟存在的输入抖动或相位噪声。  相似文献   

12.
时钟/振荡器     
低抖动时钟发生器Si5324针对专业广播视频应用,为低抖动、高集成度的时钟芯片。Si5324以单一时钟芯片取代传统的多器件视频锁相环方案。Si5324能在2kHz~710MHz之间的任一输入频率,事实上  相似文献   

13.
Silicon Laboratories发布该公司任意速率精密时钟系列新产品Si5324,该器件是专门针对广播视频应用的低抖动、高集成度的时钟芯片。Si5324以单一时钟芯片取代传统的多器件视频锁相环(PLL)方案,并提供较竞争方案低80%的抖动性能。Si5324能自2kHz至710MHz范围间的任一输入频率,生成介于2kHz至1.4GHz间的任一输出频率,这样能简化新一代多重速率视频设备的同步过程,使得Si5324成为需进行同步的视频截取、转换、编辑、显示以及分配设备等视频工作的理想之选。  相似文献   

14.
时钟器件芯片可以实现通信网定时同步、时钟产生、时钟恢复和抖动滤除、频率合成和转换、时钟分发和驱动等功能。在系统设计中,选用好的时钟驱动芯片,可以省去系统时钟树设计,既节省空间,又提高系统性能。介绍一款高性能时钟驱动器的集成电路设计方法,主要性能要求有:低传播延时、低输出偏斜、低输出抖动、抗电磁干扰能力、抗ESD能力,一一详述了达到各项要求的设计。  相似文献   

15.
一种新型低抖动快速锁定时钟稳定电路   总被引:1,自引:0,他引:1  
介绍了一种新型低抖动快速锁定时钟稳定电路.该电路通过检测输入时钟信号的上升沿,产生一个尖峰脉冲和一个精确延迟半个周期的尖峰脉冲,共同组成一个稳定的低抖动时钟.该电路采用0.35 μm标准CMOS工艺库,在Cadence环境下进行仿真,在100 MHz输入时钟频率下,输出时钟抖动为56 fs,电路的功耗仅有35 mW.  相似文献   

16.
新品发布     
RF VGA提供增益和功率控制单片射频(RF)可变增益放大器或衰减器(VGA)能提供1MHz~3GHz宽频带具有以dB为单位呈线性60dB增益控制范围,集成了宽带放大器和衰减器,具有60dB动态增益和衰减范围(大约+20dB增益和-40dB衰减),22dBm输出功率水平(1dB压缩点),在1GHz频率和8dB噪声系数下具有+31dBm输出三阶截点。ADIhttp://www.analog.com具有超低抖动的时钟AD951x系列时钟分配芯片集成了低相位噪声的PLL频率合成器内核、可编程分频器和可调延迟单元电路。器件具有亚皮秒抖动的低相位噪声时钟输出,LVPECL时钟输出达800MHz,附加抖动小…  相似文献   

17.
《今日电子》2008,(4):122-122
高性能、四路/三路输出时钟发生器MAX3624/MAX3625适用于网络设备。器件采用低噪声VCO和PLL架构,接收低频晶体谐振槽路或参考时钟输入。  相似文献   

18.
本单元电路具有相位/频率检测功能:由MAX3270组成完整时钟恢复和数据复原功能集成电路,用于155/622 Mbps数字同步/光纤同步网络以及异步传输模式领域中.MAX3270满足Bellcore和CCITT抖动容限规范,确保随机错误数据的恢复,恢复的时钟和数据采用全集成锁相环进行相位调整,输出频率监视器用来检测锁相环探测的损失或输入端数据的丢失.MAX3270有不同的ECL输入、输出接口,因此在高频环境中,不易受噪声影响.  相似文献   

19.
《今日电子》2012,(4):67-67
M675S02系列是针对低抖动和低相位噪声时钟生成的单频、单输出VCSO,可支持从500MHz~1GHZ的基频。与前几代产品相比,新器件可提供更高的频率。低抖动和相位噪声可帮助减少整体误码率(BER),使器件十分适用于锁相环应用、时钟和数据恢复电路,以及其他电信和光纤网络系统中的计时应用。  相似文献   

20.
陈丹凤  陆平  李联  任俊彦 《微电子学》2007,37(1):147-150
采用高速鉴频鉴相器、抗抖动电荷泵和差分对称负载延迟单元优化结构,综合分析环形振荡器各类噪声模型,设计了一种适用于HDTV的低抖动时钟电路。芯片采用SMIC 0.35μm标准CMOS工艺,3.3 V电源电压。在一定测试环境下,输出30 MHz时钟信号抖动σ仅为10.4 ps,能很好地满足电路设计要求。  相似文献   

设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号