一种高速线阵CCD图像数据采集系统

介绍了一种可用于小颗粒物质色选的高速线阵CCD图像数据采集系统.文中介绍了CCD传感器元件RL1024P的驱动设计方法和采用图像数字转换器XRD98L59对CCD输出信号进行高速A/D转换的设计方法.设计全部采用Verilog语言进行硬件描述,并利用ISE 4.2软件对所设计的各部分电路进行仿真,最后对FPGA器件进行了编程和硬件的电路调试,实现了CCD图像数据采集系统.该系统的设计新颖实用,技术指标达到设计要求,它以其优异的性能已成功的应用于色选系统中,并且得到了比较理想的数字图像数据.     

一种高速线阵CCD图像数据采集系统

介绍了一种可用于小颗粒物质色选的高速线阵CCD图像数据采集系统.文中介绍了CCD传感器元件RL1024P的驱动设计方法和采用图像数字转换器XRD98L59对CCD输出信号进行高速A/D转换的设计方法.设计全部采用Verilog语言进行硬件描述,并利用ISE 4.2软件对所设计的各部分电路进行仿真,最后对FPGA器件进行了编程和硬件的电路调试,实现了CCD图像数据采集系统.该系统的设计新颖实用,技术指标达到设计要求,它以其优异的性能已成功的应用于色选系统中,并且得到了比较理想的数字图像数据.     

基于CPLD的面阵CCD驱动时序发生器设计

CCD技术在图像传感和非接触测量领域发展前景广阔。CCD驱动时序的产生是其应用的关键。在分析Sony公司的ICX205AL型面阵CCD器件驱动时序关系的基础上,设计了其驱动时序发生器。选用复杂可编程逻辑器件(CPLD)作为硬件设计平台,使用Verilog硬件描述语言对该驱动时序发生器进行了硬件描述。所设计的驱动时序发生器采用ispLEVER软件进行了功能仿真,并针对Lattice公司的可编程逻辑器件LC4256V-75T100I进行了硬件适配。实际测试表明,所设计的驱动时序发生器能够满足面阵CCD的驱动要求,实现了设计目的。     

基于CPLD技术的CCD驱动时序产生方法

文中介绍利用可编程逻辑器件7000系列设计CCD驱动电路的方法,阐述了逻辑设计原理,给出了CPLD实现电路和时序仿真波形,验证了CPLD技术的可行性。     

超高分辨率CCD成像系统的设计

介绍了基于50 Mpixel超高分辨率全帧型CCD芯片KAF50100的成像系统设计方法.该系统采用幕帘式焦平面机械快门对CCD进行曝光控制,CCD输出图像信号在专用模拟前端(AFE)芯片AD9845B中进行处理和模数(A/D)转换后,经现场可编程门阵列(FPGA)缓存和排序,通过低压差分信号(LVDS)接口发送至上位机.系统中所有驱动时序和控制信号均由FPGA产生,上位机通过RS422总线对系统进行命令控制.针对KAF50100四路输出不均匀性问题提出了基于最小二乘法拟合的校正方法.实验验证表明,系统可在KAF50100的最大速度模式下工作,像素读出速度为4×18 MHz,最大帧速为1 frame/s,电路读出随机噪声为2.76@12bit,动态范围为63.4db.该成像系统设计方法可以充分发挥KAF50100的性能,并且具有良好的通用性和扩展性,可以广泛应用于超高分辨率CCD成像系统的设计中,如可见光水下探测、卫星遥感、天文观测等.     

高速面阵CCD的特殊驱动方法

本文提出一种特殊驱动方法,在CCD余元的读出过程中,采取不同的驱动频率,使CCD部分象元的读出速率下降,从而降低对处理电路的技术要求,这种方法具有一定的实用性.     

CCD驱动电路的几种设计方法

本文介绍了线阵ＣＣＤ驱动电路的几种设计方法，包括直接数字电路驱动方法，用ＰＬＤ和ＥＰＲＯＭ设计的ＣＣＤ驱动电路及数字电路与ＥＰＲＯＭ结合的驱动法。讨论了与驱动脉冲特性有关的一些问题，对这些设计方法进行比较，并给出了设计实例。     

线阵CCD驱动电路设计的几种方法

驱动电路的设计是CCD应用的关键技术，分析了CCD驱动电路的4种设计方案：EPROM驱动、IC驱动、单片机驱动以及可编程逻辑器件驱动。比较了各自的优缺点：以TCD1208AP为例，使用可编程逻辑器件设计了其驱动电路，分析设计原理，并给出了仿真时序，     

基于CPLD的面阵CCD驱动电路的设计

针对面阵型CCD器件TC341驱动时序的要求,提出了一种基于可编辑逻辑器件(CPLD)实现的CCD驱动电路的设计方案.分别设计了供电电压模块、偏置电压产生模块、驱动器模块以及时序产生模块.用Quartus II 9.1软件对时序驱动设计进行了仿真,并给出了仿真结果.结果表明,所设计的驱动时序电路完全满足面阵CCD TC341驱动时序的要求.     

CCD时序信号发生器的设计

以日本东芝公司的线阵CCD器件TCD102D为例,详细介绍了一种简单、可靠、灵活的CCD时序信号发生器的设计方法.     

基于线阵CCD的光谱信号高速数据采集系统设计

为了满足环境污染检测等工业实际应用的需要,便于系统的集成、降低成本,设计了一个基于FPGA和USB 2.0的线阵CCD光谱信号高速数据采集系统.以FPGA芯片EP2C20Q240作为采集系统的控制核心,USB 2.0芯片CY7C68013A作为数据传输通道与上位机实现通信,通过计算机软件进行光谱采集,并能实时控制CCD的积分时间和采集光谱的平均次数.实验表明:该系统高效、稳定,1 s采集250帧谱图,可广泛应用于CCD光谱的实时快速精确测量.     

基于网络的线阵CCD信号采集系统的设计

针对现代数据采集领域的网络化趋势,设计出一种新型线阵CCD信号采集系统。采用FPGA为核心控制器,产生每个模块所需要的驱动时序。模拟前端处理器将采集到的CCD信号经过信号调理和A/D转换后,通过高速网络接口芯片W5300传送至PC机,PC机最终将采集到的CCD信号显示在接收软件上。不仅能够解决片上、专用的问题,而且使机器视觉技术结合网络技术,实现了高速、实时、网络化的信号采集系统。实践表明:该采集系统可以做到在任何有网络的地方都可以使用,有后期研究价值。     

基于FPGA的背照式CCD47-10驱动电路设计

针对背照式CCD47 - 10的驱动时序要求,提出以FPGA作为时序发生器的驱动电路设计方案.通过对时序分析,完成时序发生器、电压偏置电路、驱动器3个模块的硬件电路设计.使用VHDL语言进行逻辑电路设计,实现电路控制、参数配置以及驱动时序产生.最后通过成像实验,对驱动电路性能进行分析.实验表明,该电路能驱动CCD47 - 10在两种模式下稳定工作,满足CCD47 - 10的应用要求.     

线阵CCD阵列检测系统设计

以TCD1208AP为例，叙述了线阵CCD的时序逻辑，并设计了相应的阵列检测系统。系统使用单片机作为控制单元，使用在系统可编程器件设计了CCD的时序发生器，使用模数转换器AD9243和FIFO缓存器构成高速数据采集系统。分析了时序发生器的组成原理，并基于ispLSI1016实现设计，给出了实测波形。分析了14位3 MHz模数转换器AD9243和9位4k容量的FIFO存储器IDT7204的时序，设计中使用2片IDT7204构成一个14位的缓存器．给出了数据采集系统接口电路图，并对电路设计进行了说明。     

基于ARM+FPGA的高速信号采集系统设计

本文提出了一种实现信号采集方案，介绍了由ARM处理器S3C241O和EP2C8 FPGA组成的高速信号采集系统的系统设计，并着重介绍前端硬件的设计，并就ARM处理器和FPGA的互联设计进行探讨。利用FPGA硬件控制A／D转换，达到了较好的效果，实现了信号的采集与存储。     

基于FPGA的多路数据采集系统设计

介绍了一种基于FPGA的高速多路数据采集系统的设计方案,描述了系统的主要组成及FPGA的实现方法,并用VHDL语言设计的状态机在QuanusⅡ发软件中进行仿真。该系统在通用数据采集系统的基础上,增加数据编码模块,将多路数据组合为一路进行存储;采用批处理数据方式,减少数据编码次数,加快数据处理速度。实验表明,能够实时存储多路数据,效果良好。     

基于ARM的数码复印机CCD图像信号的高速采集存储系统设计

数码复印机CCD单元的正确驱动及信号的高速采集存储和处理,是复印机整个复印过程中至关重要的环节。介绍了一种基于ARM和高速A／D的数码复印机CCD单元信号的高速采集存储系统,其中用CPLD来设计CCD的驱动,以ARM为主控制器,完成对CCD单元、高速A／D转换单元、高速存储单元的整体控制,使整个系统能够真正地高速同步工作,完成CCD图像信号的高速采集存储。     

基于FPGA的信号发生器的设计

文章详细介绍了基于FPGA的信号发生器系统的构造及其设计原理。系统基于模块化设计,QuartusⅡ为主要开发和仿真环境,采用VHDL语言,将软件与硬件设计相结合,该系统通过了软件仿真测试,实物连接输出实验,能够实现方波、正弦波、三角波和直流量等波形信号的输出及控制。