单片机便携式系统的低功耗设计方法

针对单片机便携式系统功耗要求低的特点，比较全面的介绍将单片机便携式系统如何设计成低功耗系统，主要从软件、硬件两方面相结合来考虑它的设计方法。     

单片机应用系统的低功耗设计

介绍了一种单片机应用系统低功耗设计的方法，在野外动态测试技术中要求测试仪器长期工作，其能源必须由自身提供，即所谓的自容式，测试系统的低功耗设计是研制中面临的重要技术问题。     

单片机应用系统中的低功耗设计

本文介绍了在单片机应用系统设计中降低系统功耗的一般原则和方法,并结合系统设计实例进一步加以说明。     

单片机低功耗方式应用技巧

<正> MCS-51系列单片机,如80CXX、89CXX等芯片,本身采用了低功耗的CHMOS制造工艺,使功耗比HMOS的80XX系列芯片大大降低。除此之外,CHMOS单片机还增加了两种指令控制的低功耗方式:待机方式(又称等待方式、休眠方式)和掉电方式。采用低功耗方式的任一种,都能使芯片的功耗进一步降低。待机方式和掉电方式都是通过控制专用寄存器PCON寄存器(地址87H)相关位实现的。PCON寄存器的格式为:其中,IDL是待机方式控制位。当IDL=1时,进入待机方式;当IDL=0时,不进入待机方式。PD是掉电方式控制位,当PD=1时,进入掉电方式;当PD=0时,不进入掉电方式。因此,要想激活待机方式或掉电方式,只要把位IDL或位PD置成1状态即可。因PCON寄存器不是可置位寻址的专用寄存器,只有通过数据传送指令或逻辑运算指令来实现置位、如要激活待机方式,可用MOV PCON,＃01H指令或ORL PCON,＃00000001B指令。     

从单片机的低功耗说开去

电池驱动的需要低功耗的必要性有多大？过去220V、380V电源随便用，很少考虑到功耗问题而现在强调绿色环保手持式（使用电池）产品越来越多。从近两年的“多国仪器仪表展”上可发现，有些工业仪表已经改成用电池供电。也许我们当时并不十分了解为何要这么做，但国外这么做必有其原因。笔者认为这种仪表放上电池后十年不用维护，免除了通常工厂每年要停产半个月～20天检修仪表的麻烦。由此联想到，我们常花很多精力讨论技术下一步怎样走的问题，其实只要多看看欧美日先进领域怎么做，就可以节省很多人力和物力。国外做很多项目都有预见性，…     

低功耗多功能肌电测量仪的设计

介绍了利用单片机设计低功耗多功能肌电测量仪的方法。     

探究低功耗单片机系统的设计

对低功耗单片机系统的运行状况进行分析,分析低功耗单片机系统设计的基本原则.核心目的是根据单片机系统运行的特点,确定低能耗设备的使用方案,有效提高低功耗单片机系统的运行效率,为行业的运行及产业的经济发展提供支持.     

低功耗单片机的睡眠抗干扰技术

低功耗单片机都设置有等待方式和掉电方式两种节电运行功能。使用单片机的等待方式(睡眠状态),不仅可降低其功耗,还可用于增强其抗干扰能力。本文论述了实现单片机系统睡眠抗干扰的两种方法。     

SoC低功耗设计中的DVS技术

随着系统芯片(SoC)集成更多的功能并采用更先进的工艺,它所面临的高性能与低功耗的矛盾越来越突出.动态电压调整(DVS)技术可以在不影响处理器性能的前提下,通过性能预测软件根据处理器的繁忙程度调整处理器的工作电压和工作频率,达到降低芯片功耗的目的.文中讨论了DVS技术降低功耗的可能性,介绍了如何利用两种不同的DVS技术让处理器根据当前的工作负荷运行在不同的性能水平上,以节省不必要的功耗.     

采用异步电路的低功耗微控制器的VLSI设计与实现

介绍了一个采用异步电路设计的低功耗微控制器的电路结构及其 VL SI的实现 .该设计利用异步电路具有的低功耗特性 ,用异步逻辑设计并实现了一个 8位低功耗微控制器 .该微控制器与用传统同步方法设计 PIC16 C6 1的指令集兼容 ,功能相仿 ,在 CHARTERED0 .6 μm的工艺条件下 ,平均功耗只有 PIC16 C6 1的 16 % .     

数字集成电路的低功耗设计

评述了近年来 Ｅ Ｄ Ａ 领域中最具代表性的功耗估计和优化的方法,并对低功耗设计技术的发展趋势作了展望。     

通信系统中的低功耗设计

低功耗设计是能量有限的通信系统的普遍要求,随着集成电路和便携系统的发展更倍受重视.本文从应用范围的角度,分五个方面进行论述,并介绍了设计低功耗通信系统的基本方法.     

多媒体SOC芯片的低功耗设计

从集成电路功耗原理出发,分析了CMOS电路功耗的来源,从集成电路设计的系统级、算法级、架构级、电路/门级以及工艺/器件级五个抽象层次出发,整理、总结了当前主要的低功耗设计方法,并在实际的移动多媒体处理应用SOC芯片设计中,平衡产品成本、设计复杂度、设计环境等多种因素,确定并应用了适合设计对象的低功耗设计方法的组合.通过对于样片功耗的测试分析,低功耗设计方法(组合)取得了预期的效果,实现了较低的动态功耗与很低的静态功耗.     

SOC时代低功耗设计的研究与进展

在片上系统(SOC)时代,芯片内核的超高功耗密度以及移动应用市场对低功耗的无止境需求,使低功耗设计变得日益重要.文章全面系统地介绍了低功耗设计的相关内容,包括背景、原理和不同层次的功耗优化技术,着重介绍了面向SOC的系统级功耗优化技术.通过对已有研究成果按设计抽象层次和系统功能的分析,指出了其优化的全局性不够充分.提出了基于软硬件协同设计的系统功耗优化思路和设计流程,展望了SOC低功耗设计的发展方向.     

折叠控制器的低功耗改进设计

文章提出了一种硬件开销小的降低测试功耗的折叠控制器设计方案,该设计方案在原有折叠控制器的基础上只需对其中的折叠索引计数器进行改进设计,从而得到伪单输入跳变的测试向量集,达到降低待测电路功耗的目的。     

BCD优先编码器的低功耗设计

以BCD优先编码为例，说明了基于冗余和抑制技术的门级电路低功耗设计方法。重构的BCD优先编码器电路具有电路结构简单，逻辑功能正确，功耗降低显著的特点。     

面向存储系统的低功耗SoC设计

降低存储系统功耗是SoC设计中的重要问题,基于对程序执行与器件特性的分析,在SDRAM中引入数据缓冲区,给出针对多进程数据访问特性的实现方法,降低了程序运行时外存设备的功耗。在EMI中实现了指令FIFO,并给出定制方法,降低了程序运行时的SDRAM能耗。实验与仿真表明,该方法能有效降低程序运行时SoC存储系统整体功耗。     

SoC设计中的低功耗策略

低功耗设计已经成为片上系统(SoC)设计的主题.当今的设计已经从过去的性能、面积二维目标转变为性能、面积和功耗的三维目标.本文深入探讨了片上系统设计中的低功耗设计策略,在晶体管和逻辑门级、寄存器传输级和系统结构级各设计抽象层次上阐述了低功耗设计所面临的问题,并给出了各级的低功耗优化策略.