共查询到20条相似文献,搜索用时 10 毫秒
1.
2.
提出了一种以Altera特有的基于通用FPGA构架的软CPU内核Nios Ⅱ为控制核心的图像采集系统的设计方案,完成了系统设计并进行了相应测试。所设计的图像采集系统可扩展性强,在不修改系统硬件的前提下,只需对NiosⅡ主程序及上位机做适当修改,便可使该系统具有一定的图像处理功能或作为不同应用系统的前端图像采集子系统。 相似文献
3.
4.
5.
6.
CCD相机系统的设计是一个复杂而又精准的设计过程.它涵盖了光电转换、时序产生、控制、A/D转换、数据采集、存储、传输、显示等一系列的内容.传统的设计用离散的元件搭建电路,存在功耗高,电路复杂而庞大的缺点.随着大规模的集成电路的技术飞速的发展,专用集成芯片的广泛应用,使得相机电路的设计趋向片上设计成为可能.展示了如何应用专用集成芯片优化传统的CCD相机系统并应用usb2.0接口芯片进行图像数据的高速传输. 相似文献
7.
阐述了基于NIOs Ⅱ软核处理器和E1接口控制芯片DS25621的网络接口设计.简要介绍了基于FPGA的SOPC技术,给出了网络接口的软硬件的设计和实现.此设计增强了系统的灵活性.并且结构简单适应于不同应用领域对接入网络的需求. 相似文献
8.
9.
10.
基于千兆以太网的CCD相机设计 总被引:1,自引:0,他引:1
基于目前国内科学级CCD相机普遍采用USB2.0,其传输速度较低,传输距离较短的现状,设计了一款基于千兆以太网接口的CCD相机。采用Altera公司的Cyclone II系列FPGA建立NIOS II软核做控制器,采用物理层(PHY)芯片加数据链路层(MAC)芯片的结构建立千兆以太网传输系统。实验中传输速率最高可达700 Mb/s,传输距离可达50m,从而解决了现存CCD相机存在的两大问题。 相似文献
11.
《新潮电子》2004,(5):86-91
以顶级传统相机为蓝本武装的数码单反相机是众多专业摄影师、新闻摄影记者,特别是体育摄影记者所梦寐以求的。在这类数码单反相机的连拍能力上.佳能(Canon)与尼康(Nikon)都是对方强有力的竞争对手,在长久以来的“拉锯战”中,两者你追我赶,可谓不分伯仲:2001年尼康发布了272万有效像素的D1H(可以5张/秒的速度连拍40张照片).其高速连拍能力得到业界人士的青睐。好景不长,佳能于不久之后宣布推出410万有效像素的EOS 1D(以下简称1D.可以8张/秒的速度拍摄最多21张照片),连拍能力足足高出D1H一个“数量级”。去年末,尼康装备了新型JFET LBCAST图像传感器的D2H(每秒连拍速度唧样达到了8张.且最多可拍40张)的推出又让尼康夺回连拍王的宝座。冤家路窄,2004年初。新一代连拍王——佳能EOS 1D Mark Ⅱ(以下简称1D Mark Ⅱ,每秒拍摄8.5张,最多连拍40张)的发布将数码单反相机的连拍能力引入到了一个更高的境界。 相似文献
12.
介绍了一种用ARM7-μC/OS—Ⅱ设计的数据采集系统。给出了系统原理框图,实现了将嵌入式操作系统植入该系统中,列出了软件设计的要点。 相似文献
13.
介绍了一种基于NIOSⅡ的伺服控制器的设计。论述了其基于现场可编程门阵列(FPGA)的硬件设计方法、原理,给出了NIOSⅡ处理器的硬件设计,介绍了采用的比例积分微分(PID)控制算法原理和算法软件实现。 相似文献
14.
15.
数字示波器是一种直观、通用、精密的测量工具,广泛应用到物理学、化学、生物学、数学、医学等各种学科领域之中,对电量和许多非电量进行测试、分析、监视。本项目设计了一种基于NIOS Ⅱ软核的数字示波器,示波器基于采样原理,利用高精度A/D转换芯片ADS1211,对模拟信号进行采集,并转换为相应的并行数字信号传给CPU,CPU根据UART控制单元的命令对数据进行相应处理,并写入显存(SRAM),VGA控制器再将显存里的内容显示在显示器上。示波器可以调幅调周期,可以双通道显示波形,可以实现波形的叠加。 相似文献
16.
17.
18.
19.
介绍采用美国SMD公司的4M4CCD相机设计的空间成像系统的组成结构,重点介绍基于CPLD的CCD相机数据存储的时序设计。在设计中选用复杂可编程逻辑器件CPLD作为硬件设计平台,采用硬件描述语言VHDL编程实现,产生CCD相机存储所采集图像数据的存储器工作所需要的时序信号,在通过Max PlusⅡ环境下进行仿真验证后,设计的时序电路下载到CPLD器件中。经CCD相机系统成像验证该设计满足技术要求。 相似文献