共查询到20条相似文献,搜索用时 31 毫秒
1.
本文提出了一种降低VDMOS导通电阻的新结构,从理论上分析了该结构在保证VDMOS器件击穿电压保持不变的前提下,可以降低VDMOS的比导通电阻约22%,同时该新结构仅需要在原VDMOS器件版图的基础上增加一个埋层,工艺可加工性较强。把该结构用于一款200V耐压的N沟道VDMOS器件的仿真分析,器件元胞的比导通电阻降低了23%,采用三次外延四次埋层的制作方式,器件的比导通电阻可以降低33%,该新结构在条栅VDMOS研制方面具有广阔的应用前景。 相似文献
2.
本文分析了VDMOS器件在空间辐照环境中的单粒子栅穿机理,并基于这种机理提出了一种可以有效改善VDMOS器件单粒子栅穿的新结构。从理论上分析了该结构在改善VDMOS单粒子栅穿效应中的作用,仿真验证该结构可以提高SEGR阈值约120%,该结构在保证VDMOS器件击穿电压保持不变的前提下,可以降低VDMOS的比导通电阻约15.5%,同时该新结构仅需要在原VDMOS器件版图的基础上使用有源区的反版来代替有源区版,应用LOCOS技术实现厚氧化层来提高SEGR阈值,工艺可加工性较强。该新结构特别适用于对辐照环境中高压VDMOS器件的研制。 相似文献
3.
4.
5.
6.
相比于传统VDMOS,超结耐压层结构和高k介质耐压层结构VDMOS能实现更高的击穿电压和更低的导通电阻.通过仿真软件,对3D圆柱形高k VDMOS具有、不具有界面电荷下的各种结构参数对电场分布、击穿电压和比导通电阻的影响进行了系统总结.研究和定性分析了击穿电压和比导通电阻随参数的变化趋势及其原因.对比导通电阻和击穿电压... 相似文献
7.
介绍VDMOS阈值电压的定量计算及氧化层厚度对他的影响,及VDMOS的氧化层厚度与特征电阻RONA的关系,讨论了栅氧化层的厚度对特征电阻的影响并进行了简单计算。此外,讨论了最新的VDMOS结构和制造技术,对器件阈值与特征电阻进行了优化。 相似文献
8.
9.
本文基于VDMOS技术提出了一种浅沟槽平面栅MOSFET(TPMOS)新结构,其中浅沟槽位于VDMOS多晶硅平面栅下方n-漂移区的两元胞中央。与传统的VDMOS结构相比,新结构不仅可以显著改善器件的导通电阻(RON)和击穿电压(VBR),减小它们对栅极长度的依赖,而且除浅沟槽外,制作工艺与VDMOS完全兼容。采用TPMOS结构可为器件设计和制造提供更大的自由度。 相似文献
10.
11.
This paper proposes a new shallow trench and planar gate MOSFET(TPMOS) structure based on VDMOS technology,in which the shallow trench is located at the center of the n~- drift region between the cells under a planar polysilicon gate.Compared with the conventional VDMOS,the proposed TPMOS device not only improves obviously the trade-off relation between on-resistance and breakdown voltage,and reduces the dependence of on-resistance and breakdown voltage on gate length,but also the manufacture process is compatible with that of the VDMOS without a shallow trench,thus the proposed TPMOS can offer more freedom in device design and fabrication. 相似文献
12.
为了降低绝缘体上硅(SOI)功率器件的比导通电阻,同时提高击穿电压,利用场板(FP)技术,提出了一种具有L型栅极场板的双槽双栅SOI器件新结构.在双槽结构的基础上,在氧化槽中形成第二栅极,并延伸形成L型栅极场板.漂移区引入的氧化槽折叠了漂移区长度,提高了击穿电压;对称的双栅结构形成双导电沟道,加宽了电流纵向传输面积,使比导通电阻显著降低;L型场板对漂移区电场进行重塑,使漂移区浓度大幅度增加,比导通电阻进一步降低.仿真结果表明:在保证最高优值条件下,相比传统SOI结构,器件尺寸相同时,新结构的击穿电压提高了123%,比导通电阻降低了32%;击穿电压相同时,新结构的比导通电阻降低了87.5%;相比双槽SOI结构,器件尺寸相同时,新结构不仅保持了双槽结构的高压特性,而且比导通电阻降低了46%. 相似文献
13.
CHEN Lin ZHANG Bo ZHENG Xin School of microelectronics solid-state electronics University of Electronic Science Technology of China Chengdu China 《中国电子科技》2006,4(2):169-172
The development of the semiconductor power device has promoted the accomplishment of Smart Power Integrate Circuits (SPICs). Especially power Lateral Double-diffusion MOSFETs (LDMOSTs) are expected to be applied to multi-output devices such as H-bridge motor control circuits or to SPICs because it is easy to electrically isolate each device. LDMOSTs are the most popular power lateral MOSFETs. The increasing application requires power devices to have higher performance. Therefor… 相似文献
14.
对六角形单胞VDMOSFET的特征导通电阻建立了一种新的数学模型一等效截面模型。给出了特征导通电阻与器件的横向、纵向结构参数的关系,并将计算结果与常规模型和实际测量值进行了比较,与实验结果符合得很好。 相似文献
15.
16.
This article presents an analytical study of a new power metal-oxide semiconductor field-effect transistor (MOSFET) structure, called ‘FLoating Islands MOSFET (FLIMOSFET)’, which presents a better trade-off between breakdown voltage and on-resistance compared with conventional VDMOSFETs. The improvement of this trade-off was obtained by inserting one (or several) floating island(s) in the lowly doped epitaxial layer. An analytical model was developed, based on the physical structure of the FLIMOSFET, in order to show the positive effect of the P-floating island on the ‘on-resistance/breakdown voltage’ compromise. 相似文献
17.
为改善高压功率VDMOS击穿电压和导通电阻之间的平方率关系,采用超结理论及其分析方法,结合电荷平衡理论,计算了超结VDMOS的理想结构参数,并利用仿真软件SILVACO对超结VDMOS的各个工艺参数(外延厚度,P柱掺杂剂量,阈值电压)进行了优化设计,对器件的正向导通特性和反向击穿特性进行了仿真分析。最终设计了一个击穿电压为815V,比导通电阻为23mΩ.cm2的超结VDMOS。 相似文献
18.
19.
研究了一种具有浮栅结构的SOI LDMOS(FGSOI LDMOS)器件模型,并分析了该结构的耐压机理,通过Silvaco TCAD软件对该结构进行仿真优化。通过仿真验证可知,该结构通过类场板的结终端技术可以调节器件的横向电场,从而得到比普通SOI LDMOS器件更高的耐压并且降低了器件的比导通电阻。仿真结果表明,该结构与普通SOI LDMOS器件结构在相同的尺寸条件下耐压提高了41%,比导通电阻降低了21.9%。 相似文献
20.
本文提出了一种具有高k介质阶梯变宽度结构的新型的SOI LDMOS器件,该器件通过在漂移区内引入介质区域使得漂移区的宽度呈阶梯变化.借助三维器件仿真软件DAVINCI对其势场分布及耐压特性进行了深入分析.首先,阶梯变宽度结构能够在漂移区内引入新的电场峰值来优化势场分布,提高击穿电压.其次,采用高k材料作为侧壁介质区域可以进一步优化漂移区内势场分布,并提高漂移区浓度来降低导通电阻.结果表明,与常规结构相比,新器件的击穿电压可提高42%,导通电阻可降低37.5%,其FOM优值是常规器件的3.2倍. 相似文献