基于软件无线电多相滤波的数字正交变换技术

针对传统数字正交变换存在A/D采样速率要求比较高导致后续的数字低通滤渡成为瓶颈、运算数据量大、需要正交本振等方面的不足,提出了一种基于软件无线电多相滤波的数字正交变换技术.首先分析基于多相滤波的数字正交变换的实现理论,实现模型,然后设计由于奇偶抽取引起的多相滤波器中的两个延时滤波器,最后在MATLAB/SIMULINK下建模仿真.实验仿真结果表明,用该方法设计的正交变换满足要求.     

一种数字中频接收机的设计与实现

介绍了一种数字中频接收机的设计,对接收机的各个组成部分进行了原理分析和推导,包括可变带宽滤波器、ADC、基于多相滤波器的数字正交变换、抽取滤波器设计、基带信号处理单元设计,得出样机的各样性能参数。     

基于多相滤波原理的数字正交采样技术

针对传统正交采样方法存在运算数据量大,镜频抑制比小及硬件实现资源消耗大等方面的不足,分析了一种基于多相滤波结构的数字正交采样方法.首先对多相滤波法实现数字正交变换的原理进行了分析,然后根据多速率信号处理理论推导并给出了基于多相滤波结构的子滤波器的实现方法,最后,通过仿真验证了该方法的有效性.实验结果表明该方法较之传统的低通滤波法有很大的优越性.     

用FPGA实现数字下变频

在接收信号的数字化、软化的实现中,数字下变频起着重要的作用。本文首先介绍了数字下变频的组成结构,然后详细分析了数字下变频的工作原理,描述了在实现数字下变频时,设计方案所采用的高效滤波器——CIC滤波器和多相抽取滤波器的结构和原理。最后,用通过Simulink对数字下变频的性能进行了仿真。在仿真的基础上使用Insigllt公司的FPGA开发系统,用测试电路实测了数字下变频的性能。     

超宽带数字正交变换的一种高效实现结构

介绍了一种基于频域数字信道化的高速数字正交变换器的设计方法和实现结构。这种结构利用数字正交变换的优化算法，通过合理的滤波器组设计，在满足应用要求的前提下，极大地拓宽了正交变换的有效处理带宽，同时大大地减少了计算量和硬件电路资源的消耗。这种正交变换器不需要高精度的正交数字本振（NCO）。此技术的实现在宽带接收机和实时信号处理等领域具有重要意义。     

多通道数字接收机的设计与实现

为了解决传统模拟中频接收机相位分辨率低等缺点,提出一种基于软件无线电的中频数字接收机技术。针对雷达信号的特点提出了脉宽匹配滤波器的设计方法。采用基于多相滤波的正交变换理论,以及基于脉宽匹配的数字滤波器方法完成了一种五通道中频数字接收机的设计。接收机利用五路高速A/D变换器对输入的模拟信号进行采样,然后将采样数据送入FPGA进行处理,最终完成了每两路信号相位差的提取。实验结果表明系统具有成本低、精度高、结构简单等特点,而且具有一定的工程应用价值。     

匹配滤波器的多相实现

本文介绍了匹配滤波器在直接序列扩频通信系统的同步捕获中的应用，研究了数字匹配滤波器的实现方法，提出了基于多相分解的实现结构。与传统的直接实现形式和折叠滤波器等改进形式相比，多相形式具有占用资源少的优点。     

基于多相滤波的ILS信号的数字正交变换技术

为了尽可能多地用软件来实现仪表着陆系统（ILS）接收机的信号处理,需要对导航信号进行数字化,而基于多相滤波的数字正交变换无需正交本振,结构上也更适用于实时处理系统。介绍了ILS的工作原理及信号体制,研究了基于多相滤波的ILS信号的数字正交变换技术,通过MATLAB仿真验证了设计的可行性。     

基于数字正交变换的双模DRFM技术研究

随着电子战技术的发展,对数字射频存储器（DRFM）的要求越来越高,传统的基于模拟正交变换的单一量化方式DRFM难以满足战场的需求.因此提出了基于数字正交变换方法的幅度、相位双模体制DRFM结构,并对Hilbert滤波法、低通滤波法和多相滤波法这3种正交变换方法的性能进行分析.该双模DRFM相比传统DRFM具有实现简单、功能丰富、适用范围广且镜像抑制比高等优点,特别适合于侦干一体化、小型化的发展趋势,仿真结果表明了双模DRFM的有效性.     

多采样率信号处理在FIR数字滤波器中的应用

讨论了多采样率数字信号处理(MRDSP)在数字滤波器中的应用,提出一种多相滤波的高效结构,并通过使用SystemView对其进行仿真验证,说明当滤波器具有较窄的过度带时,应用多采样率数字信号处理技术不但可以有效地减少滤波器计算量,提高信号的处理能力,而且使滤波器也容易实现.     

多相抽取滤波器的FPGA实现

信号的多相分解在多抽样率信号处理中有着重要的作用.介绍了多相分解的基本理论,结合FIR抽取滤波器的多相分解形式,用Verilog HDL语言来实现2倍抽取滤波器的多相结构,QuartusⅡ软件仿真输出波形,并且用MATLAB对仿真结果进行验证并作比较.结果正确,最后将编程数据文件下载到FPGA芯片上.多相抽取滤波器的设计方法是可行的,整个设计过程由软件实现,参数易于修改.     

FIR滤波器的8路多相27子滤波器实现结构

高速FIR滤波器的8路多相直接分解实现结构的工作频率是单路串行实现结构的1/8,计算复杂度是单路串行实现结构的8倍。针对高速FIR滤波器的8路多相直接分解实现结构计算复杂度大这一问题,对FIR滤波器的多相并行实现结构进行了详细推导,提出了FIR滤波器的8路多相27子滤波器实现结构,提出的FIR滤波器的8路多相27子滤波器实现结构的计算复杂度是单路串行实现结构的3.375倍。FPGA实验验证了提出的FIR滤波器的8路多相27子滤波器实现结构的优越性。     

一种基于FPGA的数字上变频系统的设计

在软件无线电发射机系统中，数字上变频（DUC）是其核心技术之一。本文介绍了数字上变频的原理，给出了一种基于现场可编程逻辑器件（FPGA）的数字上变频系统的设计方案，并重点讨论了有限冲击响应（FIR）滤波器的设计、内插器的实时处理一多相滤波器结构以及滤波器的多级实现。最后通过QuartusⅡ软件对该算法进行了仿真验证。     

匹配滤波器的FPGA实现

本文介绍了匹配滤波器在直接序列扩频通信系统的同步捕获中的应用,研究了数字匹配滤波器的实现方法,提出了基于多相分解的实现结构.与传统的直接实现形式和折叠滤波器等改进形式相比,多相形式具有节省存储空间的优点.     

JTIDS信号宽带接收方法及其FPGA实现

为了实现对联合战术信息分发系统( JTIDS)信号的宽带接收,设计了一种基于多相滤波器的信道化接收方法。该方法通过对JTIDS的模拟信道和数字信道进行合理划分,将宽带接收转化为多个窄带接收,然后再结合多相滤波器进行跳频频点检测,以实现全概率的JTIDS信号宽带接收。给出了此信道化接收模型的现场可编程门阵列( FPGA)实现方案,并对仿真和硬件测试结果进行对比分析。仿真与FPGA测试结果表明,该接收模型可以精确实时地接收JTIDS宽带信号。     

数字接收机正交基带信号提取方案的研究

数字正交基带信号提取技术是数字中频接收机的一项关键技术。当前的经典实现方法有:正交数字混频法和多相滤波正交变换法。软件无线电的数字接收机正交基带信号提取方案多采用多相滤波法,数字信号处理器使用软件编程的方法来实现。介绍了采用软硬件联合实现数字正交基带信号提取的方案,用硬件电路设计降低软件实现复杂度。     

基于欠采样的信号数字正交变换技术的研究

对软件无线电中的欠采样理论和数字正交变换技术进行了研究。两种正交变换方法不仅省去了两个正交本振,还降低了数据的速率和计算量,更适应对高速数据进行实时处理目的。详细地分析了在信号的同相和正交分量的获取,并给出了两种有效的方法和仿真结果。分别讨论了两种数字正交变换方法中所需的校正滤波器。     

一种宽带信号数字下变频的实现方法

在宽带、超宽带应用中,单一信号带宽达几百兆赫兹;或者在不同中频同时调制多个信号产生的宽带信号也达数百兆赫兹,用常规的数字下变频方法很难实现。文章提出了一种基于DFT滤波器组的高效数字下变频结构,分析了该解调算法的特点和实现性能。对已知信号带宽和中频的宽带信号,对比了DFT滤波器组和多相分解算法的性能。对信号带宽和中频均在变化的信号,给出了实现思路。最后,给出了该DFT滤波器组的硬件实现方案。     

FPGA在数字信道化接收机中的应用

介绍了电子侦察用数字信道化接收机的设计思想，提出了FPGA具体实现结构。重点论述了采用多相滤波器实现信道化的原理和使用FPGA实现的方法，并给出了仿真结果图。为了达到实时处理的效果，FIR的FPGA实现采用查表结构，FFT的FPGA采用流水线结构和并行结构。这两种实现方式都极大地提高了运算速度，使数字信道化接收机的实时处理成为可能。此外，文中还对频率估计、检测和判决逻辑部分进行了相应的介绍。     

CIC滤波器性能分析及FPFA实现

积分梳状(CIC)滤波器是一种广泛应应用于数字下变频中的高效数字滤波器,文章对其性能和实现方法进行了详细研究.首先对单级CIC滤波器和多级CIC滤波器进行算法分析,以确定各参数对系统性能的影响.然后,建立相应的MATLAB仿真模型并将其中的数据类型转换为二进制补码数制,得NCIC输出数据作为理论值;同时采用VHDL硬件描述语言实现多级CIC滤波器并进行数据流测试,输出数值与MATLAB仿真结果一致,达到了预期的设计要求.