SoC芯片FPGA原型的软硬件协同验证

在IC设计中,验证占据着举足轻重的地位.为了达到高效率、高可靠性的验证结果,保证芯片在流片的成功率,引入了FPGA原型验证技术.本文以一款低功耗报警器SoC为对象,首先简单介绍了低功耗报警器SoC芯片的系统架构,然后详细说明了报警器SoC芯片FPGA原型验证的具体实现.利用软硬件协同验证方法,验证了报警器SoC芯片模块的功能以及系统验证.     

FPGA的验证平台及有效的SoC验证方法

设计了一种基于FPGA的验证平台及有效的SoC验证方法,介绍了此FPGA验证软硬件平台及软硬件协同验证架构,讨论和分析了利用FPGA软硬件协同系统验证SoC系统的过程和方法.利用此软硬件协同验证技术方法,验证了SoC系统、DSP指令、硬件IP等.实验证明,此FPGA验证平台能够验证SoC设计,提高了设计效率.     

大规模SoC设计中的高效FPGA验证技术的研究与实现

一种针对大规模SoC设计的高效FPGA验证流程,分析了该流程所涉及的关键技术:通用硬件平台设计、FPGA软件环境设计和软硬件协同验证等。采用这些技术,FPGA平台可以快速且真实地模拟芯片应用平台,从而实现软硬件并行设计和协同验证。该验证流程已灵活应用于大规模SoC项目设计中,大大提高了SoC产品的研发效率。     

基于龙芯IP核SoC芯片的FPGA验证技术研究

阐述了片上系统(SoC)设计的发展情况和现场可编程门阵列(FPGA)的独特优势,为基于龙芯I号处理器IP核的SoC设计了FPGA验证平台,并介绍了怎样利用该平台进行软硬件协同设计、SoC系统移植、IP核验证和运行实时操作系统。     

基于FPGA的SoC/IP 验证平台的设计与应用

采用Altera公司CycloneII系列的FPGA设计了一个基于片上总线的SoC原型验证平台,并将VxWorks嵌入式操作系统应用于此平台,通过软硬件协同验证方法,验证了平台的可靠性。该平台在CF卡及通用智能卡SoC芯片验证中得以应用。     

基于SoC的小型集成化视频采集处理系统研究

由于传统视频采集和处理系统很难解决小体积、低功耗与高数据带宽和处理速度之间的矛盾,同时针对智能武器装备、工业自动化生产等领域对视频采集与处理系统小型化、集成化发展需求,基于Xilinx公司高性能Zynq-7000系列SoC芯片,搭建了一种小型化、集成化、通用化视频采集处理平台系统。通过充分发挥SoC芯片集成ARM处理器软件可编程和FPGA硬件可编程优势,提出了利用HLS工具将图像预处理算法快速打包生成IP核,在FPGA中实现图像算法硬件加速的设计方法,不仅保证了视频采集和处理的实时性,而且实现了视频处理设备小型化、集成化、低功耗设计。对系统软硬件设计和各组成部分原理进行了介绍,并以Sobel边缘检测算子为实例,对系统功能和性能与传统处理方法进行了对比测试,验证了系统的有效性。     

基于SoC FPGA的光伏电力通信管理机系统

介绍了一种基于SoC FPGA的光伏电力通信管理机系统的设计方法。该系统采用新型的集成有ARM硬核处理器的SoC FPGA作为主控芯片,将传统通信管理机的运算和通信工作进行合理划分,并由FPGA和ARM处理器协同实现。通过采用软硬件相结合的设计方式,本系统能够简化电路设计,降低通信事务对CPU的中断数量,增加支持MODBUS协议的RS485端口总量,并通过独立的NIOS Ⅱ备用系统保证了系统在灾难情况下的可恢复性等,所以更加适合光伏电力系统中多设备、大数据量的应用。     

基于FPGA的小型星载非制冷红外成像系统设计与实现

根据内编队重力场卫星红外成像工作环境的温度要求,选取了非制冷长波红外焦平面阵列探测器——UL03162,并在此基础上进行了系统的软硬件设计。硬件电路采用了模拟电路和数字电路分离设计方案,以减小电路噪声对红外图像的影响。在系统实现上,以内嵌MircoBlaze微处理器FPGA为主处理器,通过编程实现了图像数据的获取、处理和输出以及整个系统各模块的综合管理,提高了系统的集成度和稳定性。     

基于Xilinx UltraScale+VU9P FPGA的SoC原型验证系统研究

为应对So C设计规模增大、功能复杂化带来的芯片验证耗时太长的问题,通过讨论SoC系统与FPGA原型核心板资源的架构,按照从ASIC到FPGA的移植原理,设计实现一种基于Xilinx UltraScale+VU9P FPGA的原型验证系统。系统基于Xilinx Vivado工具完成逻辑综合、实现,并完成硬件子系统设计。使用逻辑电平转换器芯片,将FPGA原型的1.8V转换为SoC设计IO为3.3V电平的PAD,实现对3.3V标准电平的兼容。通过实验,在该系统上完成了大规模高性能SoC的软硬件协同验证,结果表明系统实现设计预期功能,有助于加快芯片整体的验证速度。     

基于SW64E自主指令集的TH-1 SoC研究与设计

为了填补SW在低功耗管理核心方面的空白,基于SW64E自主指令集,遵循简单高效的原则,研究设计了一款低功耗嵌入式太湖-1(TH-1) SoC。围绕TH-1 SoC,进一步设计了由AXI总线、APB总线、UART通用串行总线、SPI MASTER控制器、SRAM/DDR4控制器和时钟复位模块组成的TH-1 SoC最小系统。利用TH-1 SoC原型系统,不仅验证了TH-1 SoC的正确性,而且为TH-1SoC在低功耗嵌入式应用领域奠定了基础。     

SoC FPGA在声波测井数据采集系统中的应用

传统的数据采集系统采用现场可编程门阵列+数字信号处理器(FPGA+DSP)架构,复杂化了硬件设计,增加了系统功耗.以SoC FPGA为核心搭建的声波测井数据采集系统,充分发挥了微处理器控制能力强和现场可编程门阵列灵活的特点,利用总线互联通信等SoC技术,简化了硬件设计,降低了电路功耗,提高了系统的可靠性.     

基于指示信号方式实现跨时钟域数据传输的方法

随着片上系统(SoC)技术的发展,芯片内各个模块交流频繁。异步系统因功耗低、速度提升潜力大和抗干扰能力强而备受青睐,但是异步电路设计复杂,数据的跨时钟域传输是亟需解决的问题。国际上目前最流行的方式是FIFO,但随着SoC复杂度的提升,一个系统上集成上百个模块,利用FIFO将会占用大量的资源,产生很大的功耗。通过分析异步传输的特点,提出一种使用指示信号来实现跨时钟域数据传输的方法,该方法与FIFO相比,在性能不减的情况下大大降低了功耗及其复杂度。利用Verilog对两个模块(CPU和FPGA)的跨时钟域数据传输进行设计仿真,通过Xilinx公司的Vivado硬件验证了其可行性。最后通过与FIFO方式的设计进行对比,说明该方法比FIFO具有更好的应用价值。     

基于AlteraSoC FPGA的图像采集系统设计

该设计利用Altera公司的DE1 SoC开发板和友晶科技的D5M 模块实现了基于SoC FPGA的图像采集系统。详细介绍了基于Altera SoC FPGA的嵌入式系统设计方法,包括基于Qsys的系统硬件设计和基于 SoC EDS开发套件的ARM硬核处理器软件设计。该设计在Altera公司提供的可以正常运行Linux操作系统的参考设计的基础上,添加了所需要的硬件模块和应用软件,最后通过板级验证实现了系统功能。     

基于SoC FPGA的心电信号检测系统设计

设计实现了一种基于片上系统现场可编程门阵列( SoC FPGA)的心电信号( ECG)检测系统.系统通过具有高输入阻抗、高共模抑制比和低噪声的前置采集放大电路,实现心电信号的拾取和预处理.通过基于SoC FPGA的硬件平台和移植的嵌入式Linux开发环境的软硬协同设计方式,完成了心电信号的A/D转换、VGA显示、Micro SD卡数据存储和心电信号算法处理,能够对心电信号进行小波分析和QRS波检测,实现了对心电信号的采集、显示、存储和处理.     

基于SystemC的SoC行为级软硬件协同设计

针对目前SoC设计中存在的软硬件协同验证的时间瓶颈问题，提出了一种使用系统建模语言SystemC对SoC进行总线周期精确行为级建模的方法，采用该方法构建SoC芯片总线周期精确行为级模型进行前期验证。该模型基于32位RISC构建，并可配置其它硬件模块。实验结果表明：模型完全仿真实际硬件电路，所有的接口信号在系统时钟的任一时刻被监测和分析，很大程度地提高了仿真速度，并且可以在前期作系统的软硬件协同仿真和验证，有效地缩短了目前SoC芯片设计中在RTL级作软硬件协同仿真验证时的时间开销。     

基于FPGA的可层叠组合式SoC原型系统设计

为解决单片FPGA无法满足复杂SoC原型验证所需逻辑资源的问题,设计了一种可层叠组合式超大规模SoC验证系统。该系统采用了模块化设计,通过互补连接器和JTAG控制电路,支持最多5个原型模块的层叠组合,最多可提供2 500万门逻辑资源。经本系统验证的地面数字电视多媒体广播基带调制芯片(BHDTMBT1006)已成功流片。     

一种基于总线控制器的SoC功耗分析方法

总线是观测数据流行为从而进行媒体处理SoC芯片系统级功耗分析的较佳研究对象。Wishbone总线具有简单、灵活、免费等特点，是具有较强竞争力的系统芯片总线(SoC Bus)标准之一。在媒体处理SoC芯片的Wishbone总线控制器中增加具有功耗分析功能的专用模块，可以在不改变正常集成电路EDA设计流程的情况下较好地完成系统层次的功耗分析任务，在低功耗设计中具有广泛的应用前景。     

单片FPGA的小型非制冷红外机芯设计

针对传统的基于数字信号处理器(DSP)+现场可编程门阵列(FPGA)的非制冷红外机芯平台存在体积大、功耗大、实时性差、系统集成度低等不足,提出了一种基于单片FPGA的小型化非制冷红外机芯平台设计.针对25μm非制冷红外探测器,为满足小型化、低功耗要求,平台在采用先进的FPGA处理器和DDR3存储器技术的同时,将硬件逻辑算法与NIOS Ⅱ软核相结合,完成对红外探测器的时序驱动、温度控制、图像的非均匀性处理、图像增强以及各种人机接口控制.实验结果表明:该系统成像质量较高,系统功耗小于2W,系统延时小于0.5ms,系统具有较强的可拓展性.     

基于ARM和FPGA的多通道信号模拟系统设计

信号模拟系统在设备测试、数据处理等领域都有重要的意义;为了解决设备测试对多通道同步信号的需求,提出了一种基于ARM和FPGA的多通道信号模拟系统设计方法,主要介绍了以FPGA为核心的模拟输出控制模块,其中采用ARM进行多任务管理,用FPGA实现时序转换和控制,FPGA的控制逻辑采用VHDL和原理图相结合的方法设计,使用FPGA提高了系统性能并简化了外围电路设计,最后给出了模拟系统的实验结果,整个设计系统可模拟输出多路0.01Hz~40MHz的任意信号,说明了这种设计方案的有效性。