支持RISC-V向量指令的汇编器设计与实现

Vector computing can effectively improve the computing efficiency of computers and reduce unnecessary hardware overhead. With the improvement of CPU computing capability, the expansion of register number, and other hardware development trends, vector computing has becoming one of the widely used technologies to improve the CPU performance. The RISC-V architecture, which is highly focused on, also needs vector technology to improve the architecture performance. The open source RISC-V assembler only support standard instructions, and does not support vector instructions until now. In order to support RISC-V vector instructions, this paper details the design and implementation of RISC-V assembler supporting vector instructions.     

基于RISC-V架构的CORDIC指令集设计与实现

本文提出了一种基于RISC-V架构的CORDIC指令集及实现方法,可直接减少执行的指令数量,通过采用独热码编码来减少译码逻辑资源的消耗,通过复用处理器算术逻辑单元来减少算术逻辑资源的消耗,通过预存特殊角度结果来减少计算时间,通过优化选择电路来提高工作频率。该方法在Zynq 7020平台上进行了实现。结果表明,相较于使用基础处理器指令计算的方法,指令数量压缩了97%,计算时间减少了43%;相较于传统CORDIC电路进行计算的方法,寄存器资源减少了79%,工作频率提升了65%,计算时间减少了39%。     

一种低开销高性能的RISC-V处理器设计

随着无线连接、大数据、人工智能技术的快速发展,嵌入式领域的设备开始具备更多的感知能力和更灵活的网络连接功能。从应用的发展趋势来看,这些设备不仅需要超低功耗,而且需要具备更强大的数据采集和处理能力。基于性能和功耗的折中要求,本文提出了一种低开销、高性能、顺序取指、乱序执行的RISC-V处理器架构。首先详细介绍了各级流水线之间的结构和内在逻辑关系,最后对处理器的性能做了跑分测试。     

基于RISC-V的图卷积神经网络加速器设计

图卷积神经网络GCN当前主要在PyTorch等深度学习框架上基于GPU实现加速。然而GCN的运算过程包含多层嵌套的矩阵乘法和数据访存操作,使用GPU虽然可以满足实时性需求,但是部署代价大、能效比低。为了提高GCN算法的计算性能并保持软件灵活性,提出一种基于RSIC-V SoC的定制GCN加速器,在蜂鸟E203的SoC平台中通过点积运算扩展指令和硬件加速器软硬件协同的方法实现了针对GCN的加速,通过神经网络参数分析确定了从浮点数到32位定点数的硬件量化方案。实验结果表明,在Cora数据集上运行GCN算法时,该加速器没有精度损失,速度最高提高了6.88倍。     

嵌入式RISC-V乱序执行处理器的研究与设计

为满足嵌入式设备小面积高性能的需求,设计一种基于开源RISC-V指令集的32位可综合乱序处理器.处理器包括分支预测、相关性处理等关键技术,支持RISC-V基本整数运算、乘除法以及压缩指令集.采用具有顺序单发射、乱序执行、乱序写回等特性的三级流水线结构,运用哈佛体系结构及AHB总线协议,可满足并行访问指令与数据的需求.在...     

基于FPGA的RISC-V CPU矩阵乘法定制指令实现

RISC-V作为新一代开源精简指令集,具有功耗低、面积小和性能高的优点,尤其是基于FPGA实现的RISC-V CPU可以为不同应用场景进行定制优化。本文主要研究了对在FPGA中实现的RISC-VCPU添加硬件实现的自定义指令的方法,并以信号处理中常见的矩阵乘法为例,增加专用的矩阵乘法指令对重复耗时的矩阵运算进行加速,提升其在特定应用领域的整体系统性能。     

基于RISC-V微控制器的外部SPI FLASH烧录方法的设计与实现

随着物联网产品技术的快速发展,传统微控制器片上FLASH已经无法满足代码容量的需求,通过微控制单元(Microcontroller Unit,MCU)外挂一颗Nor Flash的方案已经成为主流设计。针对外部SPI Nor Flash的代码烧录问题,一般由串行外设接口(Serial Peripheral Interface,SPI)烧录器直接通过硬件连接SPI Flash外部引脚进行烧录,然后焊接到电路板上,后续将无法再次烧录。本文以RISC-V内核GD32VF103C8T6微控制器外挂GD32Q16 SPI FLASH为例,研究并设计一种烧录算法实现外部SPI FLASH的高速烧录。     

基于RISC-V浮点指令集FPU的研究与设计

针对目前浮点运算软件实现速度慢,不能满足嵌入式处理器实时性要求以及运算种类有限等问题,提出了一种基于RISC-V指令集的浮点处理器,能够执行加法、减法、乘法、除法、平方根、乘累加以及比较运算,完全符合IEEE 754-2008标准.在VCS仿真环境下对浮点处理器进行了功能验证,各模块均能满足正确性要求.将浮点处理器与一...     

基于RISC-V的卷积神经网络专用指令集处理器

针对x86和ARM商用架构CPU因专利、授权导致定制成本过高和灵活性不够的问题,面向物联网领域提出一种基于RISC-V开源指令集的卷积神经网络(CNN)专用指令集处理器.通过自定义拓展指令调用加速器对轻量化CNN中的卷积和池化操作进行加速,提高终端设备能效.在此过程中,配置CNN各层信息控制加速器进行分组运算,以适应不...     

RISC-V向量指令集的Compute Library函数库移植

ARM Compute Library是一类针对ARM Cortex-A系列CPU处理器和ARM Mali系列GPU特定优化的软件算法函数库,内部实现了卷积滤波器、卷积神经网络等算法,并且使用Cortex-A CPU NEON、Mali GPU的SIMD技术加速算法运行.RISC-V指令集作为一种开源的指令集,目前发布...     

基于tPUF的物联网设备安全接入方案

针对现有的物联网设备安全接入方案不适用于资源受限的物联网设备的问题,提出一种基于tPUF的物联网设备安全接入方案。利用物理不可克隆函数技术（Physical Unclonable Function,PUF）,物联网设备不需要存储任何秘密信息,实现设备与认证端的双向认证以及协商会话秘钥;利用可信网络连接技术（Trusted Network Connect,TNC）,完成认证端对物联网设备的身份认证、平台身份认证、完整性认证。安全性分析表明,方案能够有效抵抗篡改、复制、物理攻击等。实验结果表明,相较于其他方案,该方案明显降低了设备的资源开销。     

面向物联网设备的安全集群证明及修复协议

由于物联网设备本身缺少安全机制,物联网环境面临着严峻的安全挑战.而远程证明能够认证设备真实性和完整性,可以通过远程方式建立对物联网设备的信任.集群证明是远程证明技术的扩展,可以适用于大量设备构成的集群.相较于传统的远程证明,集群证明解放了验证设备,提高了验证的效率.目前,集群证明方法主要是针对静态网络,而且对于受损设备也缺乏高效的修复机制.针对这些问题,本文提出了一种基于信誉机制和Merkle树的安全集群证明及修复方法.首先,本文方法使用信誉机制实现了多对一的证明协议,能有效解决单点故障,从设备触发验证,并且能够适用于半动态网络.其次,本文引入Merkle树进行度量,能够快速地识别被感染的代码块,并进行高效地恢复;最后,本文对提出的集群证明方法进行了安全性分析和性能评估,结果表明,本文集群证明在提高了安全性的同时导致的性能开销是可以接受的.     

用于IToF传感器的极低功耗RISC-V专用处理器设计

IToF深度探测技术是当前主流的3D感知实现方案之一,该技术的核心部件是IToF传感芯片。随着当今社会数字化与智能化进程的加快,各科技领域对IToF传感芯片的需求日益提高,然而IToF传感芯片产能的提升引起了由芯片运行所带来的功耗问题。针对IToF传感器设计一款基于第五代精简指令集架构（RISC-V）的极低功耗专用处理器IToF-miniRV。IToF-miniRV包含支持RV32I指令集、RV32M指令集和自定义IToF型指令的处理器,以及用于加速深度计算和光幅度运算的IToF硬件加速器。将IToF-miniRV处理器与蜂鸟E203、PULPissimo这两款开源的基于RISC-V的超低功耗处理器分别部署在Xilinx Zynq-7000芯片上,进行FPGA资源使用情况和运行功耗的对比实验,结果表明,相比蜂鸟E203和PULPissimo,IToF-miniRV处理器的FPGA资源使用率分别减少5.2和10.9个百分点,运行功耗分别下降37.6%和89.7%。     

面向100Gbps网络应用的RISC-V CPU设计与实现

RISC-V作为新一代开源精简指令集,具有功耗低、面积小和性能高的优点,因此基于RISC-V架构的技术和产品发展迅速.然而,目前基于RISC-V架构的中高端64位CPU设计实例很少,也缺乏相应的商用IP,尤其是在面向高速网络应用方面.因此,首先改进了开源的64位U500 RISC-V SoC,包括增加了总线宽度和集成二...     

基于RISC-V的计算机系统综合实验设计

针对目前高校计算机系统各课程实验衔接不紧密、实验成本较高的问题,提出设计基于小型FPGA开发板、以RISC V CPU和Rust操作系统内核为核心的计算机系统综合实验平台.硬件实验以在低成本FPGA芯片上搭建picorv32RISCVCPU为核心,软件实验以在硬件实验基础上移植Rust编写的rCore教学操作系统为核心...     

NVM Storage in IoT Devices: Opportunities and Challenges

Edge storage stores the data directly at the data collection point, and does not need to transmit the collected data to the storage central server through the network. It is a critical technology that supports applications such as edge computing and 5G network applications, with lower network communication overhead, lower interaction delay and lower bandwidth cost. However, with the explosion of data and higher real-time requirements, the traditional Internet of Things (IoT) storage architecture cannot meet the requirements of low latency and large capacity. Non-volatile memory (NVM) presents new possibilities regarding this aspect. This paper classifies the different storage architectures based on NVM and compares the system goals, architectures, features, and limitations to explore new research opportunities. Moreover, the existing solutions to reduce the write latency and energy consumption and increase the lifetime of NVM IoT storage devices are analyzed. Furthermore, we discuss the security and privacy issues of IoT devices and compare the mainstream solutions. Finally, we present the opportunities and challenges of building IoT storage systems based on NVM.     

Lightweight and Secure Mutual Authentication Scheme for IoT Devices Using CoAP Protocol

Internet of things enables every real world objects to be seamlessly integrated with traditional internet. Heterogeneous objects of real world are enhanced with capability to communicate, computing capabilities and standards to interoperate with existing network and these entities are resource constrained and vulnerable to various security attacks. Huge number of research works are being carried out to analyze various possible attacks and to propose standards for securing communication between devices in internet of things (IoT). In this article, a robust and lightweight authentication scheme for mutual authentication between client and server using constrained application protocol is proposed. Internet of things enables devices with different characteristics and capabilities to be integrated with internet. These heterogeneous devices should interoperate with each other to accumulate, process and transmit data for facilitating smart services. The growth of IoT applications leads to the rapid growth of IoT devices incorporated to the global network and network traffic over the traditional network. This scheme greatly reduces the authentication overhead between the devices by reducing the packet size of messages, number of messages transmitted and processing overhead on communicating devices. Efficiency of this authentication scheme against attacks such as DoS (denial of service), replay attacks and attacks to exhaust the resources are also examined. Message transmission time reduced upto 50% of using proposed techniques.     

RISC-V AIA中断控制器的设计与评估

RISC-V高级中断架构AIA是最近推出的一种高性能中断规范。本文调研了该规范的功能目标,设计实现了一个同时支持有线中断和MSI中断的RISC-V AIA中断控制器,并给出了RISC-V AIA中断处理流程,然后分析和评估了RISC-V AIA规范在硬件资源开销、中断处理性能、软件使用等几个重要方面的优势。分析结果表明,AIA软硬件设计能够灵活、高性能地支持有线中断设备的中断、PCIe设备的MSI中断以及处理器核间的异步通信中断。本文对多核众核处理器的中断控制器设计和实现具有很高的参考价值。