硅／硅直接键合SDB硅片的减薄研究

研究了硅／硅直接键合ＳＤＢ硅片的精密机械／化学抛光减薄方法，进行了实验，分析了减薄后工作硅膜的平整性和膜厚的均匀性等重要技术指标，讨论了影响这些技术指标的因素。     

硅／硅直接键合界面的AES分析

本文应用AES分析的方法,对硅/硅直接键合界面进行了研究,给出了实验结果,并对实验结果进行了分析论证。     

硅—硅直接键合技术的研究

自五十年代第一只硅功率可控硅整流器问市以来,功率器件不断得到发展,它的应用不仅迅速扩大到工业装备中,而且已渗透到人们的日常生活中去.随着应用范围的扩大,对功率器件的性能要求也愈来愈高,应运而生的出现了许多新型结构的器件,随器件结构的发展对制造器件的材料提出了新的要求.如硅的功率器件广泛应用于高压直流输电系统中,这要求提高器件的最高工作电压和最大电流控制容量,而这受到获得高质量硅片的限制.所以要     

硅／硅直接键合制造双极型静电感应晶体管

用硅/硅直接键合片(SDB)代替了高阻外延片成功地制造了新型电力器件双极型静电感应晶体管(BSIT),正向阻断电压800V以上,漏极输出电流2A,展示了SDB片广阔的应用前景。     

硅／硅直接键合（SDB）平面型高反压大功率晶体管研究

本文介绍了近年新发展起来的硅片直接键合(SDB)技术,并利用该技术制造了性能良好的平面型高反压大功率晶体管,SDB技术比起常规的三重扩散和厚外延两种技术具有更吸引人的长处:①温度低、时间短;②高阻区厚度任意选择;③高阻区掺杂浓度也可以任意选择(由任意选择晶片电阻率而定)。     

大功率硅-硅直接键合静电感应晶闸管的研制

文章提出了用硅-硅直接键合（SDB）工艺替代静电感应晶闸管（SITH）中的二次外延，有效地提高了栅阴极击穿电压，增强了通过栅极正向阻断阳极电压的能力。对键合过程中硅-硅界面进行了研究，提出了提高界面质量的工艺措施；同时，给出了控制栅阴极击穿电压一致性的方法。对采用此方法制成的SITH的I-V特性进行了测量，并给出了实际测试结果。     

硅直接键合工艺对晶片平整度的要求

本文用弹性力学近似，给出了键合工艺对硅片表面平整度的定量要求以及沾污粒子与孔洞大小洞的关系，并用Ｘ射线双晶衍射技术和红外透射图象对键合硅片进行了实验研究。     

SiO2钝化膜对硅／玻璃静电键合的影响

本文分析了硅／玻璃静电键合过程中硅表面SiO2钝化膜的作用。SiO2膜的存在使键合过程中的静电力减弱，键合工艺所选择的电压上限受SiO2膜击宽电压的控制，对于商用抛光硅片与玻璃，要完成良好的键合，一般SiO2厚度要小于0．5μm。     

硅/硅直接键合的界面杂质

用SIMS和扩展电阻测试研究了常规p~+/n和n~+/n硅/硅键合界面的杂质O,H,C,N,Fe,Ni以及掺杂原子B,P的行为。经1 100℃ 1小时键合后,界面的H消失;O,C,N稳定;重金属杂质Fe,Ni仍在界面附近;掺杂原子B,P的扩散小于2μm。     

硅片直接键合工艺中的热过程

本文介绍了一种利用硅片直接键合(SDB)技术制作Si/Si衬底的方法。从理论上研究了键合过程中的热过程,如键合界面区中氧的扩散和杂质的再分布。利用SDB方法制成了p-n~+二极管,其击穿电压为500V,正向压降略小于0.7V,测得的少子寿命约为7.5μs。     

硅片直接键合界面的存在对器件性能的影响

利用电子透射显微镜(TEM)和俄歇分析仪(AES)观察硅片直接键合界面结构,在界面存在一个小于2nm厚的非晶区-硅氧化物。此界面具有良好的吸杂效应,在同一退火温度下,退火时间愈长,吸杂现象愈明显。因此键合界面的存在改善了晶体管的性能。     

硅片直接键合过程中的界面控制

本文研究了键合片Si/Si界面SiO_2层与材料、化学处理、键合条件及高温处理的关系,并研究了键合片中Si/SiO_2界面态与工艺的关系。     

适合于VDMOSFET的硅片直接键合技术

采用硅片直接键合(SDB)工艺代替传统的外延工艺制备出材料片，并将其应用于VDMOSFET器件的研制。实验结果表明，采用SDB硅片制造出的器件，其电学特性优于采用外延片制作出的器件。     

Si/InP键合界面的研究

应用疏水处理方法成功实现了Si/InP的键合,然后通过对InP和Si的表面XPS能谱分析得到界面信息,从而了解键合机理.I-V曲线也反应了键合界面的性质,通过450、550℃退火样品的伏安特性可知道,对于InP/Si键合结构而言,退火温度与界面特性应该存在最佳值.     

硅片直接键合的微观动力学研究

基于直接键合硅片表面能与退火温度的关系曲线,定量讨论了键合时键合界面上的微观动力学变化过程。首次提出五阶段键合模型计算值与实测表面能曲线相一致,初步确定了键合过程中界面发生的微观反应机理。     

n-GaAs和p-GaN晶片的直接键合

采用直接键合的方法成功实现了n-GaAs和p-GaN晶片的高质量键合.扫描电子显微镜观测结果表明,键合界面没有空洞.键合前后光致发光谱测试表明,键合工艺对材料质量影响不大.室温下界面的电流-电压特性表明,键合得到的n-GaAs/p-GaN异质结为肖特基二极管并且理想因子为1.08.n-GaAs和p-GaN材料直接键合的成功对于集成GaAs和GaN材料制备光电集成器件有重要意义.     

n-GaAs和p-GaN晶片的直接键合

采用直接键合的方法成功实现了n-GaAs和p-GaN晶片的高质量键合.扫描电子显微镜观测结果表明,键合界面没有空洞.键合前后光致发光谱测试表明,键合工艺对材料质量影响不大.室温下界面的电流-电压特性表明,键合得到的n-GaAs/p-GaN异质结为肖特基二极管并且理想因子为1.08.n-GaAs和p-GaN材料直接键合的成功对于集成GaAs和GaN材料制备光电集成器件有重要意义.     

Printable Single‐Crystal Silicon Micro/Nanoscale Ribbons,Platelets and Bars Generated from Bulk Wafers

This article demonstrates a method for fabricating high quality single‐crystal silicon ribbons, platelets and bars with dimensions between ～ 100 nm and ～ 5 cm from bulk (111) wafers by using phase shift and amplitude photolithographic methods in conjunction with anisotropic chemical etching procedures. This “top‐down” approach affords excellent control over the thicknesses, lengths, and widths of these structures and yields almost defect‐free, monodisperse elements with well defined doping levels, surface morphologies and crystalline orientations. Dry transfer printing these elements from the source wafers to target substrates by use of soft, elastomeric stamps enables high yield integration onto wafers, glass plates, plastic sheets, rubber slabs or other surfaces. As one application example, bottom gate thin‐film transistors that use aligned arrays of ribbons as the channel material exhibit good electrical properties, with mobilites as high as ～ 200 cm² V^–1 s^–1 and on/off ratios > 10⁴.