多目标学习的图像滤波电路函数级进化方法

针对图像滤波的可硬件化和细节保留中存在的问题,提出一种多目标学习的图像滤波电路函数级进化设计方法.首先建立平均绝对误差最小和高误差点数量最少的多目标滤波学习模型,以函数级基因表达式为进化电路个体的表征;采用离线进化模式搜索近似目标的最优进化电路个体,并对该个体的基因表达式进行VHDL转换,再将转换的VHDL移植于可编程逻辑器件上实现滤波电路.与多种滤波方法在边缘保留、峰值信噪比-均方误差的比较结果表明,电路在细节和边缘保留上有较大的提高,视觉效果更好.     

快速实现数字仿生电路设计的自适应遗传算法

采用演化硬件技术快速实现数字仿生电路的设计是演化硬件一个重要的研究方向;对演化算法的改进是提高演化速率和减少计算机计算负荷的重要方法;借鉴演化策略和模拟退火算法的思想以及Levi提出的HereBoy算法,提出了具有自适应能力的增强型演化算法;通过实验发现,该算法在演化相同的数字逻辑电路中,明显地提高了演化的速度,缩短了演化时间,提高了进化设计的速度、规模和优化程度.     

基于进化计算的卡通人物造型设计方法

提出一种基于进化计算的卡通人物造型设计方法。采用二叉树编码结构的遗传算法,对非均匀缩放表达式进行交叉、变异等操作。利用进化后的非均匀缩放表达式对原有卡通人物部件进行变形,产生不同的造型部件。将部件进行编码,存入部件库,执行改进的蛙跳算法,产生各种不同的组合方案,得到不同的卡通人物造型。实验结果证明了该设计方法的有效性。     

基于遗传算法的非精确信息组播约束路由研究

为求解基于非精确网络状态信息和弹性QoS需求约束的组播约束路由问题,提出了一种自适应的组播遗传算法.通过分析具有非精确度量参数的组播路径满足弹性QoS需求的概率,建立了基于概率法的组播约束路由模型.以种群多样性作为种群进化的度量指标,对进化过程中最大交叉率和最大变异率进行宏观调整;采用优势交叉变异法,在每次进化时,微调各个体的交叉率和变异率.仿真实验结果表明,该算法简单易操作,具有较高的收敛速度,能在一定程度上提高路由请求成功率.     

基于精英池演化算法的数字电路在片演化方法

20世纪末演化硬件技术的提出为实现硬件系统的自适应与智能化等特征提供了一种可行的新技术,现阶段电路进化是演化硬件研究的热点之一.该文引入人工经验与规则,提出一种扩展矩阵编码法,保护具有较优结构的电路个体不易被淘汰;其次,基于多目标和局部寻优技术,结合子电路杂交与单元重要性的自适应变异策略,提出了一种设计数字电路的精英池演化算法,并在可编程逻辑器件上实现电路的自主动态重构与评价等演化过程.     

双群体伪并行差分进化算法研究及应用

为了提高差分进化算法的全局搜索能力和收敛速率,本文提出了一种双群体伪并行差分进化算法.该算法结合差分进化算法DE/best/2/bin变异方式局部搜索能力强、收敛速度快,和DE/rand/1/bin变异方式全局搜索能力强、鲁棒性好的特点,采用串行算法结构实现并行差分进化算法独立进化、信息交换的思想.为使初始化个体均匀分布在搜索空间,提高算法收敛到全局最优解的鲁棒性,提出了一种基于平均熵的初始化策略.典型Benchmarks函数测试和非线性系统模型参数估计结果表明,该方法能显著提高算法的收敛速率和全局搜索能力.     

逻辑电路的进化设计与在线评估

简要介绍电路进化设计的基本原理，提出并讨论基于最小项表达式的染体编码方案和以RAM查找表为核心的函数级FPGA原型，以及相应的内部进货实现方法，理论分析和进化实验结果表明，文另的编码方案与FPGA结构相结合可显示地减少运算量；基于相应的实验平台进行适应度在线评估，可显著提高进化速度、规模和成功率。     

面向双目标应急物资调度的改进差分进化算法

本文对应急物资调度模型的建立及求解该模型的优化算法进行了研究.首先,在资源受限情况下,以配送费用总成本最小和最大缺失损失最小为优化目标,建立了连续消耗问题的多供应点对多受灾点的应急物资调度模型.然后,通过引入DE/best/1变异策略与DE/rand/2变异策略对差分进化算法进行了改进,提出了一种基于双变异策略的改进差分进化算法,将Pareto非支配等级分层与拥挤距离的概念引入到改进差分进化算法中,对约束双目标调度模型进行求解.最后,通过两种不同规模的四组仿真实验,验证了本文提出模型及改进的差分进化算法的可行性和有效性.与基本差分进化算法对比,双变异策略的改进差分进化算法对相同应急物资调度问题进行求解时,得到了更多的Pareto前沿解个数,和较低的应急物资调度配送费用成本与较小的最大缺失损失,同时解分布的广泛性也得到了显著提高.     

基于基因表达式的演化硬件进化和优化算法

电路进化设计是可进化硬件研究的重要内容．针对电路进化设计做了如下工作：(1)融合了数据挖掘、基因表达式编程与传统电路进化技术,提出两阶段电路进化方法．该方法包括基于表达式树遗传编程进化算法的电路进化阶段和基于挖掘频繁数字电路算法的电路优化阶段。(2)给出了详尽的实验．实验表明6次多项式函数发现的平均进化代数为442代、乘法器电路的平均进化代数为2292代．比笛卡尔遗传编程和NEHF(Novel Evolvable Hardware Framework)快6倍以上．用MFDC对乘法器电路进化结果进行挖掘后,得到了比传统电路更有效的乘法器电路。     

一种改进的GEP方法及其在演化建模预测中的应用

为了提高预测的准确性,结合基于突变算子的基因表达式和一种基于群体搜索技术的演化算法,提出了改进的GEP方法,并用其对数据进行演化建模。实例测试的结果表明,使用改进的GEP方法得到的模型要优于GP和单纯的GEP方法得到的模型,本方法具有良好的拟合度和预测精度。     

基于矩阵模型的有限自动机的综合

研究如何构造有限自动机，使得每一输入的内动部分的图形为给定的图形，即每一给定的图形为该有限自动机在某输入下的内动部分的图形；对给定的常量布尔方阵C，是否存在满足一定条件的有限自动机，使得该自动机总图的拟邻接矩阵为C，给出了判断的充要条件及构造算法；设计了时序电路模拟自动机，该时序电路实现给定的图形或拟邻接矩阵。     

基于AutoCAD的电气原理图识别

提出自动识别使用AutoCAD绘制电气原理图的方法．该方法利用拓扑图表示电气符号，采用图的同构算法识别电气符号，并在识别出电气符号的基础上识别电路线．该方法能够以较高的准确率自动识别电气原理图．     

Minimum density of functional proteins to make a system evolvable

To make an evolutionary system highly evolvable, the genotype space of a protein must be occupied by a number of functional proteins. In addition, these proteins have to be interconnected, so that a mutation may be able to create another functional protein and explore the genotype space. The genotype space of a fixed-length protein is mathematically analyzed to formulate this condition quantitatively. A graph whose node represents a set of adjacent genotypes mapped to the same phenotype, and whose edge represents a mutational transition between a pair of nodes, is introduced. We then apply the random graph theory to this graph, and formulate the minimum density of functional proteins for high connectivity of the graph. The minimum density is approximately the reciprocal of the product of the average number of adjacent genotypes mapped to the same phenotype and the number of different genotypes created from one genotype through a unit mutational step. The formula derived is tested using data for a fictional two-dimensional protein model. This work was presented in part at the Fifth International Symposium on Artificial Life and Robotics, Oita, Japan, January 26–28, 2000     

继电控制线路的网络拓扑图的生成与再次抽取

继电控制线路原理图可以抽象为网络拓朴图。该文介绍了一种由继电控制线路原理图的几何图形生成网络拓扑图的算法,并且根据对继电控制线路分析的需要,去除了原拓扑图中的无效边和无效节点,对原拓扑图进行了再次抽取,使得整个拓扑图的结构大为简化,这样就可以大大提高时拓扑图进行分析和运算的速度,该文的结果在继电控制线路的计算机辅助设计与分析中有重要意义。     

Laplacian spectrum analysis and spanning tree algorithm for circuit partitioning problems

The spectrum of a graph is the set of all eigenvalues of the Laplacian matrix of the graph. There is a closed relationship between the Laplacian spectrum of graphs and some properties of graphs such as connectivity. In the recent years Laplacian spectrum of graphs has been widely applied in many fields. The application of Laplacian spectrum of graphs to circuit partitioning problems is reviewed in this paper. A new criterion of circuit partitioning is proposed and the bounds of the partition ratio for weighted graphs are also presented. Moreover, the deficiency of graph-partitioning algorithms by Laplacian eigenvectors is addressed and an algorithm by means of the minimal spanning tree of a graph is proposed. By virtue of taking the graph structure into consideration this algorithm can fulfill general requirements of circuit partitioning.     

新型电路版图布局布线算法设计

调研了电路自动布局布线技术的国内外研究现状,在此基础上设计了一种面向中等规模电路布局布线算法,主要用于大型版图设计软件的模块测试环节,为用户提供各模块初步的布线布局结果,方便用户高效查找并修正错误点,填补了我国在相关领域的空白.建立了超图模型并转换为图模型,改进了Stoer-Wagner算法并利用该算法和Fiducci...     

融合文本与图形理解的电路题目自动解答

电路题目自动解答是人工智能领域前沿研究问题。提出一种融合文本和图形抽取物理关系的电路题目自动解答新方法。通过句法语义模型抽取题目文本中的数量关系,再使用网孔搜索算法抽取电路图形中的结构关系,从而形成一致性题目理解。为了验证该方法的有效性,在电路题目数据集上分别设计了文本、图形的理解及自动解答对比实验。结果表明:句法语义模型对电路文本关系完全抽取率达97.22%,电路图形中的VCR、KCL和KVL关系抽取准确率分别为90.91%、81.82%、91.3%,而文本和图形融合实现的电路题目自动解答,解答率达88.89%,验证了该方法的有效性。     

硬件加速功能验证问题的DAG划分算法

功能验证是超大规模集成电路(very large scale integration, VLSI)设计的一个基本环节. 随着超大规模电路的普及与发展, 在单处理器上对整个电路进行功能验证在可行性和效率上都存在较大的缺陷. 基于硬件加速器的功能验证是将整个电路划分成若干个规模更小的子电路; 然后在多个硬件处理器上并行的执行功能验证. 当电路划分结果的并行性较优时可提高功能验证的效率, 缩短时间周期. 类似电路设计中的其他划分问题, 用于硬件加速功能验证的电路划分问题可以被抽象成图划分问题. 相较于传统图划分问题, 硬件加速功能验证的划分问题还需要保证较小的模拟深度和较高的调度并行性. 为了满足硬件加速功能验证的划分需求, 提出了一种基于传统多级图划分策略的有效算法. 该算法结合调度思想, 利用电路的关键路径信息和时序信息, 将硬件加速功能验证问题转化为有向无环图的多级划分问题. 随机电路网表数据的实验结果表明, 所构造的算法可以有效的减少关键路径长度并且不会引起切边数的增长恶化.     

Circuit retiming applied to decomposed software pipelining

This paper elaborates on a new view on software pipelining, called decomposed software pipelining. The approach is to decouple the problem into resource constraints and dependence constraints. Resource constraints management amounts to scheduling an acyclic graph subject to resource constraints for which an efficiency bound is known, resulting in a bound for loop scheduling. The acyclic graph is obtained by cutting some particular edges of the (cyclic) dependence graph. In this paper, we cut edges in a different way, using circuit retiming algorithms, so as to minimize both the longest dependence path in the acyclic graph, and the number of edges in the acyclic graph. With this technique, we improve the efficiency bound given for Gasperoni and Schwlegelshohn algorithm, and we reduce the constraints that remain for the acyclic problem. We believe this framework to be of interest because it brings a new insight into the software problem by establishing its deep link with the circuit retiming problem