首页 | 本学科首页   官方微博 | 高级检索  
相似文献
 共查询到19条相似文献,搜索用时 140 毫秒
1.
文章提出了一种基于Montgomery算法的模幂乘硬件流水线实现算法,该算法的核心是把模N乘上一个系数,使倍增后的模之低若干位(二进制)全为1,然后用倍增后的模进行Montgomery算法模幂乘运算。采用该算法,可以设计出用于实现RSA的高频流水线运算部件。  相似文献   

2.
提出了一种基于改进的Montgomery算法和中国剩余定理(CRT)的RSA签名芯片的VLSI实现.由于采用了新颖的调度算法,实现了用576b的模乘单元来完成1152b的RSA模幂运算,从而大大降低了芯片面积;此外,CRT的引入使得整个系统的数据吞吐率与传统的1024bRSA系统相当.实验结果显示:芯片完成一次1024b的模幂运算需要约1.2M个时钟周期,而芯片规模在54K个等效门以下;如果系统时钟频率选取40MHz,系统签名速率可以达到30Kbps.  相似文献   

3.
薛念  潘赟  张宇弘  严晓浪 《计算机工程》2010,36(13):125-127
提出一种基4的Montgomery模乘算法及优化的硬件结构,将传统基2模乘运算迭代次数减少近一半。在该模乘模块基础上设计高速RSA加密处理器,采用进位保留形式的全并行模幂运算流程,避免长进位链和中间结果转换的问题。结果表明,该设计同时适应FPGA和ASIC实现,完成一次标准1 024位RSA加密运算仅需9 836个周期,加密速率提高50%以上。  相似文献   

4.
一种RSA算法之数字签名系统的快速实现方案   总被引:6,自引:0,他引:6  
张花  崔慧娟  唐昆 《计算机工程》2006,32(3):156-157,160
不同于常规的二进制幂模算法,该文采用一种更快速有效的滑动窗口法来实现幂模运算,同时结合Montgomery算法和中国剩余定理相结合来实现RSA签名,并给出了签名和验证的流程图。实验结果表明,以1024bit签名为例,采用滑动窗口算法比采用二进制算法要快22.3%;而综合采用滑动窗口和montgomery算法结合中国剩余定理,一次1024bit签名仅需28ms。  相似文献   

5.
以RSA算法为例,探讨公钥密码处理芯片的设计与优化。首先提出公钥密码芯片实现中的核心问题,即大整数模幂运算算法和大整数模乘运算算法的实现;然后针对RSA算法,提出Montgomery模乘算法的CIOS方法的一种新的快速硬件并行实现方法,其中采用加法与乘法并行运算以及多级流水线技术以提高性能,较大地减少乘法运算时间,显著提高模乘器的运算性能。  相似文献   

6.
利用中国剩余定理和Montgomery模乘算法的思想,改进了RSA密码体制.改进后的中国剩余定理算法在时间效率上有较大提高,而且加入Montgomery模乘算法使模乘速度及安全性都有较大的提高,更加适合于高速的RSA密码体制.  相似文献   

7.
RSA算法在TMS320C62x中的高速实现   总被引:6,自引:0,他引:6  
根据TITMS320C62xDSP的结构和指令执行周期的特点,该文提出了一种优化的Montgomery模乘算法犤2犦,该算法适于TMS320C62xDSP,节省内存空间,大大提高了运算速度。模长为1024bit的一次RSA签名所用时间仅为12.1ms,一次签名验证时间仅为1.5ms,性能十分优越。  相似文献   

8.
提出一种使用Radix-8 Booth译码的Montgomery模乘算法,进一步减少了模乘的中间乘积项个数,提高了模乘的速度.并给出基于该模乘算法的1024位RSA加密硬件的实现方案,其加密速度可达到采用普通Montgomery模乘的RSA加密方案的2倍.在设计方法上使用基于系统级算法的快速设计流程,在系统级设计阶段确定模乘和RSA整体算法的实现方案,并对其评估及优化,缩短了RTL阶段的设计时间,加快了设计思想到硬件实现的转化.实现方案在自行设计的FPGA开发板上通过验证,并进一步转换为ASIC设计综合.  相似文献   

9.
Montgomery算法的改进及其在RSA中的运用   总被引:2,自引:0,他引:2  
Montgomery算法被认为是计算大数模乘的最快的算法。详细叙述了它的理论基础和算法原理,加以改进并应用在RSA模幂运算中。  相似文献   

10.
基于高基阵列乘法器的高速模乘单元设计与实现   总被引:1,自引:0,他引:1  
蒙哥马利模乘算法是最适合硬件实现的模乘算法,被应用在RSA密码和ECC密码的协处理器设计中.目前性能最高的是高基蒙哥马利模乘算法,分析了高基蒙哥马利算法的实现,提出了一种新的基于高基阵列乘法器的Montgomery模乘高速硬件实现结构,基于这种结构位长为n的比特模乘仅需要约n/w+6个时钟周期,该结构设计的电路只与最小单元有关,在硬件实现时可以大大提高频率,并提高设计的性能,可以设计高速的RSA和椭圆曲线密码大规模集成电路.  相似文献   

11.
一种Montgomery模乘算法的改进方案及实现   总被引:2,自引:0,他引:2  
在RSA密码体系中,常用Montgomery算法进行快速模乘运算,该文提出了一种Montgomery模乘算法的硬件改进方案,该方案通过减少一个加法器和一个移位寄存器并预先计算两个值,从而大大减少了硬件电路的复杂性,并加快了硬件的加、解密速度。  相似文献   

12.
基于理想格构造的Aigis-sig数字签名方案具有实现效率高、签名长度短、抗量子攻击等优势.针对Aigis-sig方案,构造了一种改进的模乘计算元件,设计了一种基于快速数论变换(NTT)算法实现环上多项式运算的紧凑硬件架构;同时以此架构为基础,提出了Aigis-sig数字签名方案的FPGA软硬件协同实现方法.实验表明,...  相似文献   

13.
当前RSA 密码算法无法实现RSA 加解密阶段大数模乘运算,因此提出基于余数系统蒙哥马利模乘器的RSA 密码算法.依据余数系统模计算性能优势,构建二进制数值表示形式与运算法则表达式.采用Xilinx Virtex-Ⅱ平台与双模式乘法器,创建余数系统蒙哥马利模乘器硬件部分,通过四状态调度控制器控制模乘器.基于模乘器算术逻...  相似文献   

14.
This paper presents a new scalable hardware implementing modular multiplication. A high radix Montgomery multiplication algorithm without final subtraction is used to perform this operation. An alternative proof for the final Montgomery multiplication by 1, removing the condition on the modulus, is given. This hardware fits in any chip area and is able to work with any size of modulus. Unlike other scalable designs only one cell is used. This cell contains standard and well optimized digit multiplier and adder. Time–area trade-offs are also available before hardware synthesis for differents sizes of internal data path. The pipeline architecture of the multiplier component increases the clock frequency and the throughput. Time–area trade-offs are analyzed in order to make the best choice for given time and area constraints. This architecture seems to provide a better time–area compromise than previous scalable hardware.  相似文献   

15.
蒙哥马利算法是在RSA密码系统中广泛应用的模乘法算法。该文介绍蒙哥马利算法到脉动阵列的映射过程,阐述了从算法到脉动阵列的规范映射方法。阵列的时钟周期长度大致是两个单位全加器延迟,n位模乘法的计算延迟是2n+2个时钟周期。模块化、规则化、通信局部化等特征,使得脉动阵列特别适合采用深亚微米VLSI技术实现,并获得很高的工作频率,从而提高处理速度。  相似文献   

16.
为了提高椭圆曲线密码处理器的模乘速度,本文提出了一种更有效且更适合硬件实现的Montgomery算法。改进的算法分析了基于CSA加法器的Montgomery模乘算法,提出了多步CSA加法器的Montgomery算法,该算法能够在一个时钟内做多次CSA迭代运算,可以有效地降低时钟个数,进而提高模乘速度。通过Modelsim仿真工具仿真,正确完成一次256bits Montgomery模乘运算只需要16个时钟周期。在Altera EP3SL200F1517C2 FPGA中的运行结果表明:71.5MHz的时钟频率下,完成一次256位的模乘运算仅需要0.22微秒。  相似文献   

17.
文中针对Montgomery模乘算法进行了分析和改进,采用了一种理想的适合于硬件实现的Montgomery算法。根据此算法提出了一种新的脉动阵列结构,有效降低了芯片的面积,提高了模乘的运算速度。基于CMOS的0.6um工艺下,模乘器VLSI实现共用9k个等效门,最高工作时钟频率可达100MHz,完成1024位Montgomery模乘约需4295个时钟周期。  相似文献   

18.
The H.264 video-coding standard is a great improvement on its predecessor in that it is able to save 50 % of the bit-rate while maintaining the same quality as MPEG-4. However, its high computational complexity means the standard consumes large amounts of energy to process a video sequence, especially during motion estimation (ME) searches. To overcome this problem, a low-energy ME architecture is proposed in this paper that utilizes a quadrant-based multi-octagon search algorithm as one of its fast-search motion-estimation techniques. The proposed architecture is able to reduce the clock cycle needed to perform the search by 42 % compared to the original conventional algorithm. This clock cycle reduction reduces energy consumption by up to 43 %.  相似文献   

19.
张远洋  李峥  杨磊  张少武 《计算机工程》2007,33(16):211-213
大数模乘是许多公钥密码体制的核心运算,也是运算效率提高的瓶颈。基于Montgomery模乘算法,该文提出了一种改进的快速模乘及其模幂算法,由于采用了新的booth编码,算法的循环次数减少近一半,因此性能提高近一倍。模幂器采用新型的保留进位加法器(CSA)树,此结构无须对每次模乘的结果求和。实验表明,在97MHz时钟频率下,1 024-bit模幂器的波特率为184Kb/s,适合于设计高速的公钥密码协处理器。  相似文献   

设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号