低噪声1.25Gb/s光接收机前端放大器

设计并实现了一种基于TSMC 0.25μm CMOS工艺的低噪声、1.25Gb/s和124dBΩ的光接收机前端放大器.跨阻放大器设计采用了有源电感并联峰化和噪声优化技术,克服了CMOS光检测器大寄生电容造成的带宽不够的问题.测试结果表明,在2pF的寄生电容下,前端放大器工作速率达到了1.25Gb/s,在光功率为-17dBm的光信号输入下得到了清晰的眼图.芯片采用3.3V电压供电,功耗为122mW,差分输出电压幅度为660mV.     

基于标准BiCMOS工艺的1.5Gbit/s调节型共源共栅光接收机

基于IBM 0.18μm SiGe Bi CMOS标准工艺设计实现了一种高速、低功耗的光接收机前端模拟电 路。接收机芯片包括调节型共源共栅 (RGC) 跨阻放大器(TIA)、四级限幅放大器(LA)和 输出缓冲 电路(buffer)。采用高跨导SiGe异质结双极晶体管(HBT)作为输入级的RGC TIA有效隔离了 探测器结电容和输入寄生电容的影响,更好地拓展了光接收机的带宽。仿真结果表明,在1.8V电源电 压供电下,驱动50Ω电阻和10pF电容负载时 ,光接收机前端的跨阻增益为76.67dB带宽为2.1GHz 。 测试结果表明,光接收机前端电路的－3dB带宽为1.2GHz,跨阻增 益为72.2dB,在误码率(BER)为10－9的条件 下,光接收机实现了1.5Gbit/s的数据传输速率。在1. 8V电源电压 下,芯片功耗仅为44mW,芯片总面积为800 μm×370μm。     

A Low Noise,1.25Gb/s Front-End Amplifier for Optical Receivers

设计并实现了一种基于TSMC 0.25μm CMOS工艺的低噪声、1.25Gb/s和124dBΩ的光接收机前端放大器.跨阻放大器设计采用了有源电感并联峰化和噪声优化技术,克服了CMOS光检测器大寄生电容造成的带宽不够的问题.测试结果表明,在2pF的寄生电容下,前端放大器工作速率达到了1.25Gb/s,在光功率为-17dBm的光信号输入下得到了清晰的眼图.芯片采用3.3V电压供电,功耗为122mW,差分输出电压幅度为660mV.     

5Gb/s光接收机前端放大电路的设计

利用SMIC0.18μm CMOS工艺设计了适用于同步数字光纤传输系统SONET OC-96(5Gb/s)的光接收机前端放大电路.跨阻放大器(TIA)采用全差分结构,利用震荡反馈技术和可调节共源共栅(RGC)结构来增加其带宽.限幅放大器(LA)采用有源电感反馈和改进的Cherry-Hooper以获得高的增益带宽积.HSPICE仿真结果表明光接收机前端放大电路具有92dBΩ的中频增益,3.7GHz的-3dB带宽,对于输入电流峰峰值从4μA到50μA变化时,50Ω负载线上的输出眼图限幅在550mV,核心电路功耗为60mW.     

2.5Gb/s宽动态范围光接收机前端放大电路设计

基于UMC 0.18μm CMOS工艺,设计了一种2Gb/s传输速率的宽动态范围光接收机前端放大电路。采用对数放大器来增大接收机的输入动态范围,前置放大器采用差分共源跨阻放大器,并使用有源电感做负载来增大带宽。实验结果表明:该接收机前端电路的增益为80dB,3dB带宽为2.3GHz,2.5Gb/s输出眼图良好,输入动态范围为60dB(1μA～1mA)。     

基于标准BiCMOS工艺的1.5 Gbit/s调节型共源共栅光接收机

基于IBM 0.18μm SiGe BiCMOS标准工艺设计实现了一种高速、低功耗的光接收机前端模拟电路。接收机芯片包括调节型共源共栅(RGC)跨阻放大器(TIA)、四级限幅放大器(LA)和输出缓冲电路(buffer)。采用高跨导SiGe异质结双极晶体管(HBT)作为输入级的RGC TIA有效隔离了探测器结电容和输入寄生电容的影响,更好地拓展了光接收机的带宽。仿真结果表明,在1.8V电源电压供电下,驱动50Ω电阻和10pF电容负载时,光接收机前端的跨阻增益为76.67dB,-3dB带宽为2.1GHz。测试结果表明,光接收机前端电路的-3dB带宽为1.2GHz,跨阻增益为72.2dB,在误码率(BER)为10-9的条件下,光接收机实现了1.5Gbit/s的数据传输速率。在1.8V电源电压下,芯片功耗仅为44mW,芯片总面积为800μm×370μm。     

单片集成CMOS光接收前端电路设计

文中采用SMIC 0.18μm CMOS工艺设计了适用于芯片间光互连的的接收机前端放大电路,将跨阻放大器(TIA)和限幅放大器(LA)集成于同一块芯片中.跨阻放大器采用调制型共源共栅(RGC)结构来提高其带宽,限幅放大器采用二阶有源反馈结构和有源电感负载来获得高的增益带宽积.整个接收机前端放大电路具有85dB中频增益,-3dB带宽为4.36GHz.芯片的面积为1mm×0.7mm,在1.8V电源电压下功耗为144mW.     

一种基于40 nm CMOS工艺的40 Gbit/s低噪声跨阻放大器

采用40 nm CMOS工艺,设计了一个工作在40 Gbit/s数据速率的高速低噪声跨阻放大器(TIA)。为了同时兼顾噪声和带宽性能,创造性提出了一种多级串联跨阻放大器结构。输入级采用基于反相器结构的伪差分跨阻放大器,通过增加反馈电阻来减小输入电流噪声,第二级的前向运放用来抑制后级均衡器的噪声,第三级用连续时间线性均衡器(CTLE)对前级不足的带宽进行补偿,后面的三级限幅放大器(LA)对电压信号进一步放大。限幅放大器利用并联电感峰化技术和负跨导技术来提高带宽和增益。最终,信号由输出驱动器(OD)输出到片外,输出驱动器采用T-COIL技术。仿真结果表明,整条链路可以实现84 dBΩ和63 dBΩ的跨阻增益,带宽分别为31 GHz和34 GHz,输入电流积分噪声(rms)为1.75 μA。     

基于BiCMOS工艺的光接收机前端电路

基于IBM 0.18μm SiGe BiCMOS工艺设计,实现了光接收机模拟前端,电路整体结构包括差分共射跨阻放大器(TIA)、限幅放大器(LA)以及输出缓冲级(Buffer)。采用SiGe异质结双极晶体管(HBT)作为输入级的差分共射跨阻放大器大大地减小了输入电阻,更好地展宽了频带。仿真结果表明,在1.8V电源电压供电下,驱动50Ω电阻和10pF电容负载时光接收机前端跨阻增益为74.59dB,带宽为2.4GHz,功耗为39.6mW。在误码率为10-9、输入电流为50μA的条件下,光接收机前端电路实现了3Gb/s的数据传输速率。实测结果表明,光接收机的-3dB带宽为1.9GHz。芯片面积为910μm×420μm。     

1Gb/s CMOS调节型共源共栅光接收机

基于特许0.35μm EEPROM CMOS标准工艺设计了一种单片集成光接收机芯片,集成了双光电探测器(DPD)、调节型共源共栅(RGC)跨阻前置放大器(TIA)、三级限幅放大器(LA,limiting amplifier)和输出电路,其中RGCTIA能够隔离光电二极管的电容影响,并可以有效地扩展光接收机的带宽。测试结果表明,光接收机的3dB带宽为821MHz,在误码率为10-9、灵敏度为-11dBm的条件下,光接收机的数据传输速率达到了1Gb/s;在3.3V电压下工作,芯片的功耗为54mW。     

一种用于1.25Gbps光接收机的跨阻放大器设计

给出了一种用于1.25 Gbps光接收机的跨阻放大器(TIA,Transfer Impedance Amplifier)设计。该TIA采用电阻并联反馈形式。为保证TIA在PVT (Process, Voltage, Temperature)变化范围较大时较一致的带宽和增益,设计了自适应带宽控制电路来稳定带宽。为满足较宽的动态范围,通过自动增益控制电路(AGC)控制增益。该TIA采用0.18μm CMOS工艺进行设计,实测结果表明,在输入端光电二极管电容CPD为0.7 pF时,TIA的增益为12.0 kΩ,带宽达0.96 GHz,总噪声电流为104 nA,满足1.25 Gbps光接收机的指标要求。     

56 Gbit/s PAM4 CMOS光接收机前端电路设计

基于65 nm CMOS工艺设计了一种56 Gbit/s PAM4光接收机前端放大电路.前级为差分形式的跨阻放大器,采用共栅前馈型结构降低输入阻抗,并在输入端串联电感,有效提高了跨阻放大器的带宽和灵敏度.后级放大器采用具有线性增益控制的多级级联可变增益放大器,实现对输出摆幅的自动控制.输出缓冲器采用源极退化技术来拓展带...     

一种基于90 nm SiGe BiCMOS工艺的4×112 Gbit/s PAM-4跨阻放大器

基于90 nm SiGe BiCMOS工艺,设计了一种高速(4×112 Gbit/s)四阶脉冲幅度调制跨阻放大器电路。为了兼顾高带宽和低噪声,采用了并联反馈架构的输入级电路。提出一种新颖的基于双吉尔伯特单元的可变增益放大器结构来适应宽动态范围的输入电流。电路利用射级退化技术来提高带宽和改善线性度。芯片测试结果表明,光接收前端链路可以实现最大74 dBΩ的跨阻增益,带宽为32 GHz,输入参考噪声电流密度为5.6 pA·Hz^-1/2,高至3 mA的输入电流峰峰值下总谐波失真小于5%。跨阻放大器芯片进一步集成至400G QSFP-DD模块,测试结果表明,模块性能满足400G以太网FR4标准的灵敏度和传纤距离要求。     

用于平衡探测器的5Gb/s前置放大器设计

相干光通信的平衡探测器采用双端差分结构,能够有效地提高光通信灵敏度。前置放大器作为光接收器的前端,其性能高低直接影响到整个光接收系统的工作性能,是光接收器的重要组成部分。文章采用SMIC 0.13μm CMOS工艺,实现了一种应用于5Gb/s平衡探测器的接收机前置放大器。前置放大器采用具有低输入阻抗特点的RGC结构作输入级,同时输出级采用两级结构,在保证带宽的前提下能够提供足够大的电流驱动50Ω负载。仿真结果表明,该前置放大器带宽能达到要求的5.12GHz,灵敏度达到-18.4dBm,眼图张开度良好,能够满足系统对噪声抑制的要求。     

基于电感并联峰化的宽带CMOS跨阻前置放大器

提出了一种基于TSMC0.18μm CMOS工艺的低噪声、低功耗的10Gb/s光通信接收机跨阻前置放大器(TIA)的设计。该TIA电路采用具有低输入阻抗的RGC(regulated cascode)结构作为输入级。同时,采用电感并联峰化和容性退化技术扩展TIA电路的带宽。当光电二极管电容为250fF时,该电路的-3dB带宽为9.2GHz,跨阻增益为57.6dBΩ,平均等效输入噪声电流谱密度约为16.5pA/(Hz)(1/2)(0～10GHz),电路的群时延为±20ps。在1.8V单电源供电时,功耗为26mV。     

一种2.5Gb/s CMOS宽动态范围光接收机模拟前端电路

基于55nm CMOS工艺,设计了一种具有宽动态范围的2.5Gb/s光接收机模拟前端电路。作为光接收机的输入级电路,为了获得低噪声和高灵敏度性能,跨阻放大器(TIA)基于三级反相器级联结构,同时采用双自动增益控制(DAGC)电路来扩大输入信号的动态范围。为了提高增益,引入后置放大器,包括电平转换电路和三级差分放大电路,同时利用电容简并的方法来进一步拓展带宽,最后进行缓冲器输出。测试结果表明,在误码率为10-12的情况下,光接收机的输入灵敏度为-26dBm,过载光功率为3dBm,动态范围达到29dBm。光接收机在3.3V供电电压下,电流功耗为36mA,整体芯片面积为1176μm×985μm。     

短波长OEIC光接收机前端设计及制作

基于国内的材料和工艺技术,研制出850 nm单片集成光接收机前端,集成形式包括PIN/TIA、PIN/DA、MSM/TIA和MSM/DA等.对光探测器和电路分别进行了研究和优化.通过Silvaco软件,建立了探测器器件模型,并通过实验数据验证.分布放大器-3 dB带宽接近20 GHz,跨阻增益约46 dBΩ,输入、输出驻波比均小于2,噪声系数在3.03～6.5 dB之间.跨阻前置放大器-3 dB带宽接近10 GHz,跨阻增益约43 dBΩ,输入、输出驻波比均小于3.5,噪声系数在4～6.5 dB之间.集成芯片最高工作速率达到5 Gb/s.     

1.25Gb/s CMOS高灵敏度宽动态范围跨阻放大器

采用0.35μm CMOS工艺设计并实现了一种新的应用于1.25Gb/s光纤通信接收机的高灵敏度、宽动态范围跨阻放大器电路。引入电流注入技术提高输入管跨导、优化噪声性能、提高灵敏度。自带直流反馈实现直流消除功能,同时采用自动增益控制机制,提高动态范围。仿真结果表明,该电路具有82.02dBΩ的跨阻增益、872.7MHz的带宽、23.74kHz的低频截止频率,输入等效噪声电流为4.08pA/Hz(1/2),最大输入光信号为+3dBm(2mA),在3.3V的电源电压下,芯片功耗为43.4mW。     

用于40Gb/s光接收机的0.2μm GaAs PHEMT分布放大器

利用0.2μm GaAs PHEMT工艺实现了40Gb/s光接收机中的前置放大器.该放大器采用有源偏置的七级分布放大器结构,3dB带宽超过40GHz,输入输出反射损耗小于一10dB,跨阻增益为45.6dBΩ,最小等效输入噪声电流密度为22pA/√Hz,功耗为300mW,可有效地应用于40Gb/s光接收机中.     

用于40Gb/s光接收机的0.2μm GaAs PHEMT分布放大器

利用0.2μm GaAs PHEMT工艺实现了40Gb/s光接收机中的前置放大器. 该放大器采用有源偏置的七级分布放大器结构,3dB带宽超过40GHz,输入输出反射损耗小于-10dB,跨阻增益为45.6dBΩ,最小等效输入噪声电流密度为22pA／Hz,功耗为300mW,可有效地应用于40Gb/s光接收机中.