多层叠加LDPC码编码调制技术

 本文提出了一种多层叠加LDPC码编码调制系统.与传统的基于速率分配的多层编码调制技术相比,多层叠加编码调制系统具有很好的对称性和可扩展性.通过分析比较Turbo码译码算法与LDPC码的译码算法的复杂度,本文指出了多层叠加LDPC码编码调制系统具有译码简单,易于实现的优点.实验结果表明,多层叠加LDPC码编码调制系统可以在不牺牲带宽的同时获得较好的性能.     

基于多重置换阵的满秩结构化LDPC码构造方法

 在多重置换阵的基础上,提出一种适用基于网络编码的协作中继策略的结构化LDPC码构造方法.首先定义了多重置换阵的概念,提出并证明了该方阵在秩和消元等方面的重要性质;给出具体的构造步骤,构造了列重为3和围长至少为6的满秩LDPC码;分析了该LDPC码的生成矩阵,具有稀疏和结构化的特点,适用基于网络编码的协作中继系统中进行联合网络编码和迭代译码.仿真结果表明,在相同码长、2/3码率和准循环矩阵 Y 结构条件下,相比阵列LDPC码、近似双对角形式的LDPC码和三对角形式的LDPC码,新构造的LDPC码具有相对较好的译码性能.     

LDPC编译码技术研究

LDPC码,即低密度奇偶校验码,本质上是一种线性分组码,其译码性能比Turbo码更接近香农限。文中首先介绍了LDPC码的定义及描述;其次对LDPC码快速编码方法进行分析,对可线性编码的LDPC码构造进行探讨;然后对LDPC的译码技术进行研究;最后对LDPC码的应用前景进行讨论。     

低复杂度的LDPC码联合编译码构造方法研究

LDPC码因为其具有接近香农限的译码性能和适合高速译码的并行结构,已经成为纠错编码领域的研究热点。LDPC码校验矩阵的构造是基于稀疏的随机图,所以该类码字编码和译码的硬件实现比较复杂。以单位阵的循环移位阵为基本单元,构造LDPC码的校验矩阵,降低了LDPC码在和积算法下的译码复杂度。同时考虑到LDPC码的编码复杂度,给出了一种可以简化编码的结构。针对该方案构造的LDPC码,提出了消除其二分图上的短圈的方法。通过大量的仿真和计算分析,本文比较了这种LDPC码和随机构造的LDPC码在误码率性能,圈长分布以及最小码间距估计上的差异。     

基于CCSDS规范LDPC码的FPGA实现

低密度奇偶校验(Low Density Parity Check,LDPC)码具有优异的误码性能,但目前卫星数传系统主要采用RS+卷积级联编码,为此,在现场可编程门阵列(Field Programmable Gate Array,FPGA)上实现基空间数据系统咨询委员会(Consultative Committee for Space Data Systems,CCSDS)的LDPC码编码是必要的。介绍了基于CCSDS规范的LDPC码,包括校验矩阵形式和生成矩阵形式。依据(8 176,7 154)LDPC码的矩阵结构,分析了矩阵信息的存储设计。在FPGA上实现了LDPC码串行编码,并详细介绍了编码过程。结合吞吐量的因素,实现了LDPC码并行编码。     

GB20600标准的LDPC码的改进

尽管LDPC码已经被GB20600标准采纳作为信道编码,与其它LDPC码相比,在同样码长和码率的情况下,GB20600 LDPC码误码率性能并非最佳;GB20600标准的LDPC码的码长达7493,存在编码复杂性问题,但是GB20600 LDPC码未采用基于校验矩阵的快速算法,这给GB20600 LDPC编解码器的硬件实现带来较大的困难。本文在现有GB20600 LDPC码的设计框架下,对GB20600中LDPC码的校验矩阵进行了修改,在此基础上提出一种有效的LDPC码的快速迭代算法,使编解码器的硬件易于实现。改进后的LDPC码的编码算法具有较低的实现复杂度。仿真结果表明,改进后的LDPC码的误包率性能优于现GB20600中LDPC码的误包率性能。      

一种可快速编码的QC-LDPC码构造新方法

为解决LDPC码的编码复杂度问题,使其更易于硬件实现,提出了一种可快速编码的准循环LDPC码构造方法。该方法以基于循环置换矩阵的准循环LDPC码为基础,通过适当的打孔和行置换操作,使构造码的校验矩阵具有准双对角线结构,可利用校验矩阵直接进行快速编码,有效降低了LDPC码的编码复杂度。仿真结果表明,与IEEE 802.16e中的LDPC码相比,新方法构造的LDPC码在低编码复杂度的基础上获得了更好的纠错性能。     

LDPC码在CDMA系统中的性能研究

介绍了LDPC码的基本概念,包括码结构,编码和译码;以及CDMA移动通信系统的概念和模型。研究了LDPC码在CDMA移动通信系统中的性能,展望了LDPC码在CDMA移动通信系统中的应用前景。     

LDPC在DVB-S2中的应用

介绍了LDPC码,并基于DVB-S2中LDPC码分析了该类码的构造、编码及解码原理,同时给出DVB-S2中LDPC码的结构及仿真结果.     

LDPC长码编码的FPGA实现

首先介绍了目前LDPC码编码的主要原理、方法, 分析了长码编码的复杂运算量.根据 LDPC编码的特性,先在Matlab中进行LDPC编码仿真建模,然后编写相应的编码程序,最后再用Modelsim和Quartus Ⅱ分别长码编码进行功能和时序仿真,以及及其硬件下载验证,结果表明在FPGA上实现LD-PC长码的编码是可行的,且适用于不同的校验矩阵、码长和码率的系统中.     

Regular Low-Density Parity-Check codes based on shifted identity matrices

This paper extends the class of Low-Density Parity-Check （LDPC） codes that can be constructed from shifted identity matrices. To construct regular LDPC codes, a new method is proposed. Two simple inequations are adopted to avoid the short cycles in Tanner graph, which makes the girth of Tanner graphs at least 8. Because their parity-check matrices are made up of circulant matrices, the new codes are quasi-cyclic codes. They perform well with iterative decoding.     

一种基于 MDS-卷积码的LDPC码构造方法

近年来,结构化低密度奇偶校验(LDPC)码的构造方法受到了广泛地关注.本文提出了一种利用最大距离分割(MDS)编码构造结构化LDPC码的思路.该思路将基于两个信息符号的RS码构造LDPC码的方法扩展至适用于所有的MDS码.本文以具有MDS特性的卷积码为例详细描述该构造方法的细节,并构造了码长从255比特到4095比特的高码率LDPC码.由于卷积码的MDS定义不同于线性分组码,因此本文给出了一种对卷积码截短的方法及其必要的证明.仿真结果表明,本文构造MDS-Conv-LDPC码的性能优于随机构造的LDPC码.     

Semi‐random LDPC codes for CDMA communication over non‐linear band‐limited satellite channels

This paper considers the application of low‐density parity check (LDPC) error correcting codes to code division multiple access (CDMA) systems over satellite links. The adapted LDPC codes are selected from a special class of semi‐random (SR) constructions characterized by low encoder complexity, and their performance is optimized by removing short cycles from the code bipartite graphs. Relative performance comparisons with turbo product codes (TPC) for rate 1/2 and short‐to‐moderate block sizes show some advantage for SR‐LDPC, both in terms of bit error rate and complexity requirements. CDMA systems using these SR‐LDPC codes and operating over non‐linear, band‐limited satellite links are analysed and their performance is investigated for a number of signal models and codes parameters. The numerical results show that SR‐LDPC codes can offer good capacity improvements in terms of supportable number of users at a given bit error performance. Copyright © 2006 John Wiley & Sons, Ltd.     

一种用于短猝发通信的LDPC短码设计

介绍了用于构建大围长Tanner图的PEG构造方法及可用于构造准循环校验矩阵的改进算法。由于短环是影响LDPC短码性能的主要因素,必须尽量增大最小短环的围长并减少短环的数量,以获得最大的平均围长。针对短猝发通信需求,构造了一种基于PEG算法的码长较短的准循环LDPC码。计算机仿真表明其性能优异,在通用硬件平台上对其中频传输性能进行了测试,测试结果满足短猝发通信对误码率的要求。由于该短码性能较好,电路实现复杂度低,延时小,适用于短猝发通信。     

低密度奇偶校验码及其应用研究

阐述了低密度奇偶校验码的发展、定义、编译码方法。通过对LDPC码和Turbo码的比较和分析,得出LDPC码的整体性能要优于Turbo码。文中还讨论了LDPC码的应用,主要是在STC-OFDM系统中的应用。最后,对低密度奇偶校验码的未来的研究方向进行了展望。     

低差错平底特性的非规则LDPC码的设计

介绍了非规则LDPC码的发展并给出了其优势及缺点，重点论述用ACE算法来构造非规则LDPC码从而降低其差错平底特性。对降低非规则LDPC码的差错平底特性的其它方法提出了展望。     

低密度校验码及其在图像传输中的应用

低密度校验(Low-Density Parity-Check,LDPC)码是一种基于图和迭代译码的信道编码方案,性能非常接近Shannon极限且实现复杂度低,具有很强的纠错抗干扰能力。该文深入研究了LDPC码的编码和译码基本原理,并将其应用于移动衰落信道图像的传输中,仿真结果表明LDPC码能为图像传输带来显著的性能提高,且系统复杂度低,译码时延短。     

串行级联LDPC码及其传输性能分析

提出了一种简化的LDPC译码算法,以减小译码算法的复杂度.以非规则LDPC码作为内码,串联一个高码率规则LDPC码作为外码,可降低或消除错误平层.将此串行级联LDPC码在M-QAM调制信道上进行了仿真分析,结果表明其性能优于RS码,可有效利用带宽,同时保证数据可靠传输.     

基于FFT-BP算法的多元域LDPC码译码器设计与FPGA实现

GF(q)域上的LDPC码是二进制LDPC码的扩展,它具有比二进制LDPC码更好的纠错性能。FFT-BP算法是高效的LDPC码译码算法,本文在GF(4)域上探讨该算法的设计与实现。本文的创新之处在于,根据FFT-BP算法的特点设计了一种利用Tanner图进行信息索引的方式,简化了地址查询模块的设计。实验表明,在归一化信噪比为2.6dB时,译码器的误码率可达到10-6。