基于VHDL的可综合设计的研究

对采用VHDL进行可综合设计进行了研究和分析，并从描述方式、VHDL的语句和结构、算法的改进和优化等3个方面提出了优化方案，通过设计实例进一步分析了设计的综合和实现效果。     

EDA风景线

Synopsys公司于1994～1995年推出了新一代逻辑综合工具BehavioralCompiler,这种行为级综合优化工具能使设计层次由RTL(寄存器传输级)VHDL/Verilog提升到行为级VHDL/Verilog,行为级VHDL/Verilog非常类似于C语言。基于行为级的设计可以优化ASIC/EPGA的体系结构,实现资源共享,提高电路的工作效率,缩减门数,并可以对以往     

基于VHDL设计综合的扫描控制

运用VHDL硬件语言完成了激光成像雷达中扫描系统控制的描述。设计由ALTERA公司的MAX70010系列可编程逻辑器件实现。VHDL语言与可编程逻辑器件(CPLD)的结合使用,将传统上由硬件电路实现的功能转变为软件参与实现,从而易于修改和改进。给出了部分VHDL源代码描述,通过逻辑综合优化了设计,实现了设计的时序仿真,分析了VHDL语言在设计中应注意的一些问题。     

VHDL语言的可综合性

采用VHDL语言输入，综合工具综合的自顶向下的设计方法是当前电子设计发展的趋势。但VHDL语言本身是基于仿真，而不是专为综合而设计的，许多VHDL语言结构在综合时将会引起一系列的问题。本文详细地分析了VHDL语言的可综合性问题。     

VHDL语言中建模方式及其在数字电路教学中的应用

VHDL支持多层次的混和描述，在实际的设计过程中，对于不同层次上的设计需求也是不一样的。将VHDL语言应用于数字电路教学过程中，针对不同的逻辑单元，采用不同的建模方式，可以培养学生的分析问题、解决问题的综合应用能力，使学生尽可能地掌握和使用VHDL这一现代化的设计工具和设计理念。     

VHDL语言在数字电路教学中的探讨

指出了电类专业的学生，应该熟悉掌握VHDL语言，探讨了把硬件描述语言引入数字电路教学首先要向学生介绍VHDL语言设计的基本内容，然后要求学生完成一个VHDL语言的综合设计。实践表明，这种方法有助于克服学习VHDL语言中的一些难点。     

VHDL语言在数字电路实验中的应用

传统数字电路实验通常采用TTL或CMOS芯片,不能满足现代数字系统设计的要求。而应用VHDL的数字电路实验降低了数字系统的设计难度,因而应用更加广泛。通过介绍VHDL语言及VHDL语言的程序结构和设计流程,以数字钟为例描述VHDL语言设计数字电路模块化、自顶向下的设计方法,从而说明VHDL语言在数字电路实验中的优点,对实验教学有一定的指导作用。     

VHDL在数字逻辑电路设计中的应用方法

VHDL是用于逻辑设计的硬件描述语言,具有齐全的设计技术,应用方法也比较灵活,能够解决信息交换和设计维护方面的困难,文章介绍了VHDL语言在数字逻辑电路设计中的应用方法,以便大家更好地掌握VHDL语言的应用。     

资讯书坊

VHDL设计实例与仿真内容简介:内容简介:本书从实际应用的角度出发,全面系统的介绍了VHDL在各种领域中的设计应用,以满足不同领域读者快速学习VHDL的需要。书中列举了大量典型的VHDL程序,同时给出了设计的仿真波形,从而使读者能够验证相应的的设计,并且能够掌握其中的设计技巧。相信通过本书的学习,读者能够迅速掌握VHDL的设计技巧,从而独立完成相应的设计项目。本书是广大电路设计工程师学习VHDL必不可少的参考书,同时也可作为高等院校相关专业师生的教材或教学参考书。     

一种新颖的可编程数据仿真/采集器

本文详细描述了采用VHDL自顶向下的行为综合和逻辑综合高层设计方法实现的用于某航天型号有效载荷系统电测设备中的可编程数据仿真器/采集器。 文中采用的技术和设计方法对于其他应用也有一定的参考价值。     

一种使用VHDL语言实现HDB3编码的方法

HDB3码因具有无直流成分，低频成分少和连0的个数不超过三个等明显优点而成为数字基带通信中最常用的码型。同时，由于硬件描述语言VHDL可读性强，可移植性强，支持对大规模设计的分解和对己已有设计的再利用等强大功能。现在已经在通信电路设计上得到广泛应用，文中结合HDB3的编码规则，给出了一种使用VHDL语言实现HDB3编码的思路和方法。     

基于VHDL逻辑电路设计与应用

随着集成电路技术的高速发展,VHDL已成为设计数字硬件时常用的一种重要手段。介绍EDA技术及VHDL语言特点,以串行加法器为例,分析串行加法器的工作原理,提出了一种基于VHDL语言的加法器设计思路,给出串行加法器VHDL源代码,并在MAX PLUSII软件上进行仿真通过。     

VHDL语言为核心的EDA技术在医学中的应用

在此将VHDL语言设计的计数器应用于脉搏测量,精确的计量出脉搏跳动,并通过数码管直观地表示出来。显示出VHDL语言设计数字系统与医学的紧密联系及其在医疗实践中的巨大应用前景。实践证明,将EDA技术与医学相结合,不仅能促进EDA技术的深入发展,而且能够极大地推动医学的进步。     

Ties that bind

VHDL designers can take advantage of the advanced verification features of SystemVerilog thanks to the bind function in the newer language. One of the most important languages to emerge for advanced design and verification is SystemVerilog. This language offers a rich set of features for testbench automation, applying native assertions, functional coverage and constrained random test generation. These features make SystemVerilog increasingly appealing to VHDL users who have a number of verification-oriented features at their disposal but need to implement a more efficient functional verification methodology for complex designs     

VHDL 电路结构优化设计探讨

VHDL作业一种通用的硬件描述语言，在电路设计中被广泛使用。本文探讨了VHDL电路设计的优化方法。     

基于VHDL实现的自动售货机芯片设计

VHDL语言是一种功能强大应用广泛的数字电路硬件描述语言,运用该语言进行集成电路芯片设计可以在不涉及具体电路情况下对集成电路芯片进行模块化设计并详细规定各个单元电路模块功能。此设计使用VHDL语言实现了一种自动售货机芯片,该芯片能够设定多种商品和货币的交易模式,并智能精确地完成交易过程。经MAXPLUS II进行仿真实验表明该设计具有设计全面、功能完善、交易准确等特点,达到了设计要求。     

DES算法的S盒的设计优化

DES(数据加密标准)算法被广泛应用于软件加密和硬件加密。S盒是DES算法中的一个关键环节,它的设计好坏直接影响DES的加密性能。VHDL(甚高速集成电路硬件描述语言)是借助EDA(电子设计自动化)工具进行硬件设计的基本描述语言。文中结合VHDL的特点,对使用VHDL设计S盒进行了一些分析,综合速度、资源利用率等提出了最优方案。