可变长度的数字匹配滤波器的原理与设计

数字匹配滤波器具有很强的信号自理能力，是通信系统中常用的一种部件。文中介绍可变长度的通用数字匹配滤波器的原理与设计。     

基于FPGA的扩频接收机中数字匹配滤波器的设计

本文在分析匹配滤波器的工作原理及制约数字匹配滤波器性能的主要参数后,在文献[5]所给出折叠匹配滤波器的基础上设计了一种改进的折叠匹配滤波器结构,该结构具有更好的可实现性和更少的FPGA资源消耗。该设计已经应用于某型号中频数字化直接序列扩频接收机中,并取得了满意的效果。     

扩频接收机中数字匹配滤波器的设计与实现

数字匹配滤波器可以方便地实现DS扩频信号的解扩处理。文中介绍了数字匹配滤波解扩技术的基本原理,用10万门级的CPLD设计实现了一个码长127位码型可变的3bit量化直接序列扩频数字匹配滤波器。着重分析了前端处理模块、匹配滤波阵列及累加器、相关峰处理等各单元的特点,给出了实现框图,并指明了实现过程中应注意的问题。     

DS-SS数字匹配滤波器原理及实现方法

讨论了用于直接序列扩频数字匹配滤波器(DMF)的结构和基本原理,以及采用FPGA和DSP实现的有关技术问题。     

用于快速扩谱码捕锋获的数字匹配滤波器

提出了高速数字伪码匹配滤波器的几种实现方案，评估了其性能，比较了方案之间的优劣。模拟及电路综合的结果表明，文中提出的方案可以使器件工作于２５ＭＨＺ以上的速度，能满足绝大多数现有的系统的要求。     

数字匹配滤波器的EDA设计与实现

在无线电台通带内传输直扩信号时解扩是关键技术之一。提出了一种利用数字匹配滤波器进行基带解扩的方案,论述了数字匹配滤波器解扩的基本工作原理和实现方法,给出了基于EDA软件MAX＋plusⅡ设计的数字匹配滤波器芯核顶层电路,其中伪随机码为32位平衡GOLD码。对码片速率为9600chip／s的基带扩频信号解扩的仿真结果表明,该方案正确可行,并最终实现了用于基带解扩的数字匹配滤波器ASIC。     

直扩系统中数字匹配滤波器的设计仿真

主要讨论了量化比特数和取样间隔对数字匹配滤波器（DMF）解扩电路性能的影响，通过直扩系统（DSSS）的仿真结果表明；DMF的量化比特数取3时，量化误差可忽略不计（近似为无穷量化结果）；而在低抽样率下依靠DMF的样值序列前端处理（FEP）可以使系统误码率达到高抽样率的效果，而硬件代价却大大减小。     

高动态扩频接收机中数字匹配滤波器的FPGA设计

本文介绍了一种高动态扩频数字接收机中数字匹配滤波器的原理和其基于FPGA的实现方法。改进的数字匹配滤波器的资源消耗仅为折叠匹配滤波器的一半,本文提出的方法适用于高动态环境下扩频信号的长伪码快速捕获。     

数字匹配滤波器的优化设计与FPGA实现

介绍在直接序列扩频通信中应用数字匹配滤波器实现m序列同步,分析其具体结构,详细讨论了其基于FPGA(现场可编程门阵列)的性能优化.结果表明,数字匹配滤波器用FPGA实现时,能够大大减少资源占用,并提高工作效率.     

扩频接收机中数字匹配滤波器的FPGA实现

扩频接收机需要完成快速复杂的信号处理,数字匹配滤波器能方便实现扩频信号的解扩处理,是扩频接收机的核心部分。利用FPGA的高速并行处理能力和全硬件实现的特点,采用VHDL与原理图相结合,完成了扩频接收机中数字匹配滤波器的软件仿真和硬件电路设计。测试结果表明,电路工作稳定可靠,提高了处理速度,减少了硬件延时。     

并行数字匹配滤波器的设计

介绍了匹配滤波器原理,分析了匹配滤波并行处理的算法,提出了一种适合高速处理的并行数字匹配滤波器的设计方法。使用Matlab软件进行了仿真,根据仿真结果证明了此设计方法可行。给出了利用可编程门阵列(Field-Programmable Gate Array,FPGA)实现16阶高速并行数字匹配滤波器的方案,指出了实现的要点。在系统中进行了性能测试,结果表明,采用该并行处理算法实现的数字匹配滤波器适合高速信号处理。     

一种基于数字匹配滤波器的伪码捕获方法

基于匹配滤波器的伪码捕获方法由于其速度优势在直扩通信系统中得到越来越广泛的研究和应用。数字匹配滤波器在基于软件无线电架构的数字通信系统中有很强的实用性。为提高伪码同步性能,提出了一种基于数字匹配滤波器的伪码捕获方法,主要针对载波多普勒频偏较小的应用场合。该方法保留了匹配滤波器捕获方法的速度优势,同时降低了虚警概率,提高了同步精度。该方法已成功应用于某系统。     

数字匹配滤波捕获方法研究与FPGA实现

频偏与判决门限对数字匹配滤波器的捕获性能影响巨大,因此研究实现抗频偏算法及自适应门限调整裳略对捕获有非常重要的意义。丈章设计实现了适合FPGA实现的基于数字匹配滤波器的时频二维搜索算法和自适应门限调整策略并且在FPGA上实现。     

匹配滤波器同步捕获技术FPGA设计

匹配滤波器在信号检测和通信系统的同步捕获中起着关键的作用。基于软件无线电思想,分析了匹配滤波器的基本原理,采用一种可编程的分布算术式匹配滤波器同步捕获技术,可用于直接序列扩频接收机。模块采用Altera公司的FPGA Cyclone II EP2C35F672进行设计,仅占用全部逻辑资源的1%。对设计中部分功能单元进行了ModelSim功能仿真,给出了数值实验结果。     

DS/CDMA通信中匹配滤波器的FPGA设计

匹配滤波器因具有大的时间带宽积而在扩频和CDMA通信中受到极大重视，不仅作为快速捕获和RAKE分集等传统技术的最佳方案，而且在多用户检测、智能天线、多速率甚至是软切换等方面也都能发挥其优势；对匹配滤波器捕获的基本原理进行了研究并着重讨论了其多种FPGA实现结构。     

基于Simulink的匹配滤波器设计与实验

针对“匹配滤波器”教学内容中缺乏相关课程实验与实现的教学环节,基于Simulink仿真平台搭建了二进制确知数字信号的匹配滤波型最佳接收机架构,并采用了四种传输函数进行对比验证。这一实验教学活动的引入有助于增强教学内容的趣味性,激发学生的学习热情,使原本抽象且枯燥的知识点变得具体、生动形象,加深了学生对匹配滤波器原理的理解与应用。     

基于数字匹配滤波器与多径合并的CDMA码跟踪环

PN码跟踪环是DS-CDMA蜂窝移动通信系统的关键技术。本文针对第三代(3G)移动通信系统，着眼于对下行公共导频信道的充分利用，提出了一种基于数字匹配滤波器(DMF)和多径误差合并的全数字式码跟踪环。导频信道的DMF输出，一方面可用于信道估计与多径搜索，另一方面用于提取码定时误差，二者结合可以进行码定时误差的多径RAKE合并。理论推导与仿真结果表明，该跟踪环性能良好，具有较高的实用价值。     

一种基于差分匹配滤波的高效捕获算法

扩频接收机系统中,载波的捕获是衡量系统性能的重要指标。当系统接入多路叠加并行信号时,若需要在二维对信号进行捕获,所需捕获时间、所耗资源和接收机功耗将成倍增加。文中针对此问题,提出了一种基于差分滤波器的分集接收方案,大幅降低了系统资源的占用,从而减少了功耗、成本和捕获时间。利用伪随机码的双极性和差分滤波结构减少了所用加法器的数量,并结合对伪随机码并行分集的结构,在多路中对滤波结果进行复用。通过对传统快速相关捕获算法、快速捕获算法、频率相关法以及文中基于差分滤波的并行分集结构进行了复杂度对比。其结果显示,基于差分滤波的并行分集结构在节省资源、提高效率上均具有较大优势。     

LS-DSP中串行分布式数字滤波器的功耗优化设计

采用一种优化阶符的二进制数据表示方法,达到了减小LS-DSP内串行分布式计算滤波器的动态功耗的目的．实验结果表明,该方法可有效减小LS-DSP内串行分布式计算滤波器10%的动态功耗．     

SIR Weighting Combining Diversity Using Matched Filter for Personal Communication Systems

We propose a novel SIR weighting postdetection combining diversity scheme with a new accurate SIR estimation method. The SIR is estimated and used as the weighting factor to compensate severe cochannel interference, one of the most important issues for PCS in terms of frequency utilization. Theimprovement offered by the proposal depends on SIR estimation accuracy.The SIR is, in this paper, estimated by a matched filter where theauto-correlation between received signal and unique word is calculated. Computer simulationsconfirm that the SIR of each diversity branch can be estimated easily andaccuratelyby the proposed SIR estimation method. The proposed diversity scheme achievesaperformance very close to that of ideal SINR weighting diversity underRayleighfading with severe cochannel interference. When average SIR = 10 dB and thenumber of branches(L)=4, the proposed diversity scheme lowers the requiredE_b/N₀ by 5 dB at BER = 1×10^-3compared to conventional maximal ratio combining diversity. This paper alsopresentsthe unique word length required to realize adequate performance, i.e.,robustnessagainst high-pitch Rayleigh fading.