基于SG的数字接收机高效实现方法

数字接收机是软件无线电的重要环节,使用传统的编写HDL代码的方法实现,需要设计人员对FPGA硬件和HDL语言有较深的认识,一般的信号处理软件人员难以胜任。针对此,提出一种基于Syetem Generator设计实现数字接收机的新方法,其建模简单易行,综合结果可信。     

基于FPGA的高效数字下变频的设计与实现

介绍了一种基于软件无线电思想的高效数字下变频的实现方法,阐述了数字下变频中的数控振荡器、CIC滤波器、半带滤波器和低通滤波器的设计与实现.结合Matlab滤波器算法技术和在Quartus Ⅱ系统下仿真,改进了滤波器组结构和参数.仿真结果表明,基于FPGA设计的数字下变频能够满足多制式短波电台性能指标要求,并且减少硬件资...     

基于FPGA的雷达数字接收机设计与实现

现代雷达系统对接收机提出了更高的要求,数字接收机技术是实现高精度宽带雷达接收系统的一种有效途径.文中研究了数字接收机的相关理论和技术,介绍了数字下变频,数控振荡器、级联积分梳状滤波器和抽取.给出了一种基于FPGA的数字接收机实现方案,进行了分析和仿真,给出了测试结果.     

基于USRP的DVB-T接收机实现

为提高地面数字电视广播(DVB-T)接收机的实现灵活性,基于由通用软件无线电外设(Universal Software Radio Peripheral,USRP)和通用计算机组成的软件无线电平台,实现DVB-T接收机。接收机以USRP作为射频前端,在通用计算机中完成全部基带信号处理、视频解码与显示等。测试结果表明,接收机可实现对DVB-T信号的接收,为接收机算法开发、验证与评估提供了更为灵活的方法。     

基于FPGA的数字中频系统设计

针对当前软件无线电技术发展的中频数字化,提出了一种基于FPGA的中频数字接收机设计方案。利用MATLAB仿真验证该方案实际可行,并用AD6645和低成本的EP2C5T144C8为核心芯片构建一个通用的数字接收机平台,更好地体现软件无线电体系结构的开放性和全面可编程性。从系统的参数选择到软硬件设计,给出了详细的说明。最后,进行了联合测试,给出了关键的测试结果,试验结果表明,该接收机系统结构简单,成本低,有良好的实用性和通用性。     

一种雷达数字中频接收机处理方法与实现

提出了和、差三通道雷达数字中频接收机的一种处理方法.该方法采用数字下变频将中频信号转换为正交视频信号,使用数字自动增益控制提高接收机的动态范围,通过相参积累和数字鉴频提取多普勒频率,根据和、差比幅提取方位和俯仰角误差,并以调节差通道本振初相的方式实现和、差通道幅相一致性校正.给出了用单片现场可编程门阵列实现数字中频接收机处理的具体方法.通过对接收机的实际测试表明,处理测量精度满足系统要求.     

基于FPGA平台的DVB-T发射端的实现

介绍了数字电视地面广播(DVB-T)发射端的原理,给出了基于FPGA的实现方案,重点阐述了信道编码、OFDM调制、数字上变频三个模块的设计.     

基于Simulink的数字下变频器设计及其FPGA实现

数字下变频是数字接收机中一个重要组成部分,实现将高速ADC转换后的数字信号进行抽取和滤波,得到低速的数字基带信号.针对传统模拟接收机系统带宽较窄,系统体积大,同时缺少灵活性的缺点,本文利用MATLAB的Simulink工具箱结合Altera公司的DspBuilder软件,仿真和设计了一体积较小(只需要一片FPGA)、可...     

基于FPGA的磁共振接收机数字下变频设计

介绍了变带宽数字下变频(Reconfigurable Digital Down Conversion,RDDC)的原理,针对磁共振成像接收机数字下变频的特点,提出了一种抽取率可在线编程的数字下变频器设计方法。对主要功能单元(变级数CIC滤波器、串并混合式FIR滤波器)的设计与FPGA实现进行了具体分析,同时针对ALTERA公司的5CGXFC9器件与1. 5T磁共振成像系统数字下变频需求,利用Verilog语言设计了输出量化位数为16bit、抽取率为180～11520的RDDC实例,基于ModelSim与MATLAB进行了功能仿真。通过仿真结果分析可知,该实例在给定器件资源约束下,实现了100MHz采样率、2kHz～200kHz带宽信号的RDDC功能,在单片FPGA内完成了对不同带宽信号的数字正交检波与抽取滤波操作,为磁共振成像接收系统提供了一种高通用性与高灵活性的变带宽DDC解决方案。     

基于神经网络的FRM滤波器优化设计研究

以频率响应屏蔽(FRM)技术为基础,提出了一种基于神经网络的窄过渡带FIR数字滤波器的优化设计新方法.该算法主要通过使频率响应平方误差函数最小化来获得FRM滤波器系数.文中详细介绍了基于神经网络的基本FRM滤波器和多层FRM滤波器的设计算法及设计步骤,证明了该算法的稳定性定理,给出了仿真实例,并与已有的设计方法进行了比较,设计结果表明用该方法设计的窄过渡带FIR数字滤波器性能更为优越.     

Optimized Prototype Filter Based on the FRM Approach for Cosine-Modulated Filter Banks

A design procedure for frequency-response masking (FRM) prototype filters of cosine-modulated filter banks (CMFBs) is proposed. In the given method, we perform minimization of the maximum attenuation level in the filters stopband, subject to intersymbol interference (ISI) and intercarrier interference (ICI) constraints. For optimization, a quasi-Newton algorithm with line search is used, and we provide simplified analytical expressions to impose the interference constraints, which greatly reduce the computational complexity of the optimization procedure. The result is lower levels of ISI and ICI for a predetermined filter order, or a reduced filter complexity for given levels of interferences. It is then illustrated how the FRM-CMFB structure is suitable for implementing filter banks with a large number of bands, yielding sharp transition bands and small roll-off factors, which is an attractive feature for a wide range of practical applications.     

DVB-T接收机中插值算法的研究

主要对DVB-T接收机中的信道估计算法进行研究,并对几种常用的插值滤波方案进行比较和仿真分析,为DVB-T接收端在信噪比不同的情况下,选取合适的插值滤波方案提理论依据.     

DVB-T接收机符号同步的一种新算法

在DVB-T(DVB(数字视频广播)-Terrestrial)系统中,传统的ML(最大似然)符号同步算法计算量大,经改进的MC(最大相关)算法计算复杂度虽降低了,但其估计性能却大大下降。为了降低计算复杂度和提高估计的性能,在ML算法的基础上,提出了一种计算复杂度较低的符号定时同步算法。仿真结果表明,在瑞利信道下,新算法的定时估计性能优于其他两种算法。     

基于FPGA的DVB-T移动接收系统

介绍一种基于FPGA的DVB-T数字电视广播移动接收系统,主要阐述了DVB-T系统中TS码流的组成结构以及对其解复用的原理,提出了基于FPGA的TS码流解复用模块的具体实现方法.此FPGA还包括与高频头、MCU以及USB2.0芯片等模块的传输接口,由FPGA及其外围电路构成了一个完整的DVB-T移动接收系统.     

基于GC4016的SDR数字中频接收机滤波器的设计与实现

中频数字化是软件无线电(SDR)系统设计中的一项关键技术。从射频、基带与中频的制约关系出发,结合Graychip公司生产的多通道数字下变频器GC4016芯片,给出了中频数字滤波器的设计方法,从理论上进行了分析和仿真,并在实际工程中进行了实验验证,得到了预期的结果。     

DVB-T接收系统调谐器的选用

介绍了DVB-T接收系统中调谐器的原理,主要讨论了DVB-T接收系统的调谐器选用,包括两款典型调谐器的性能对比,以及调谐器的具体应用.     

基于多输出端电流模式全差分积分器的梯形滤波器实现

本文提出了利用低电压多输出端电流模式全差分积分器（MCDI）综合连续时间电流模式滤波器的方法。首先对所设计的无源梯形滤波器用信号流图形（SFG）进行综合，然后用MCDI实现该SFG，分析并模拟了MCDI及所提出的滤波器的特性，应用3.3V、0.5μm、CMOS工艺参数仿真得到的1dB波纹四阶Chebyshev低通滤波器功耗仅为1mW左右，且其截止频率可在很宽的范围内调控，此外，这种滤波器还具有结构简单，对称性好，失真小等优点，适于全集成。     

积分梳状滤波器的FPGA实现

为了解决软件无线电通信系统中频采样之后的极大数据量在基带处理部分对DSP计算的压力,常采用多速率处理技术。多速率处理过程中需要使用积分梳状滤波器、半带滤波器和高阶FIR滤波器。在分析了积分梳状滤波器的结构和特性的基础上,阐述了多级CIC滤波器一种高效的FPGA实现方法,该方法的正确性和可行性通过QuartusⅡ的时序仿真分析得以验证,实际中可以推广应用。