用于10位100 MS/s流水线A/D转换器的采样保持电路

设计了一个用于10位100 MHz采样频率的流水线A/D转换器的采样保持电路。选取了电容翻转结构;设计了全差分套筒式增益自举放大器,可以在不到5 ns内稳定在最终值的0.01%内;改进了栅压自举开关,减少了与输入信号相关的非线性失真,提高了线性度。采用TSMC 0.25μm CMOS工艺,2.5 V电源电压,对电路进行了仿真和性能验证,并给出仿真结果。所设计的采样保持电路满足100 MHz采样频率10位A/D转换器的性能要求。     

12位100 MS/s流水线A/D转换器的参考电压缓冲器

分析了参考电压精度对流水线A/D转换器性能的影响,并通过Matlab建模仿真,得到了12位流水线A/D转换器对参考电压精度的要求,即参考电压精度要达到10位以上.提出了一种新型的参考电压缓冲器结构,通过增加两个静态比较器,有效地提高了缓冲器的精度.采用SMIC 0.35 μm 3.3 V CMOS工艺,为一个12位100 MHz采样频率的流水线A/D转换器设计了电压值为1.65 V±0.5 V的参考电压输出缓冲器.Hspice后仿真结果显示,各个工艺角下,缓冲器可将干扰对1 V的差分输出的影响控制在0.35 mV以内.该缓冲器可以达到10位以上精度,能够满足12位100 MS/s流水线A/D转换器的设计要求.     

并行分时流水线A/D转换器系统级研究

基于并行分时A/D转换器的理论研究,对该类型A/D转换器进行了系统行为级设计和仿真。分析了系统中并行误差及流水线A/D转换器等误差源对整个系统性能的影响。通过计算机仿真,给出了系统模块的设计参数。通过理论分析与系统仿真,为并行分时流水线A/D转换器的设计提供了理论依据和数据参考,为该类型A/D转换器提供了设计优化方向。     

全差分结构流水线A/D转换器的研究与仿真

为了研究流水线A／D转换器结构和进一步提高转换器的性能，本文A／D转换器采用全差分结构形式，并利用Pspiee对全差分结构流水线A／D转换器基本模块进行了行为建模和仿真。为了验证行为模型的正确性。利用这些基本模型设计了一个1．5位，级10位流水线A／D转换器系统，并进行了仿真，最后给出了模拟结果。     

10位100 MHz CMOS流水线A/D转换器

介绍了一种10位100 MS/s流水线A/D转换器的设计方法,采用增益提升技术,实现了增益为100 dB和单位增益带宽为1.2 GHz的高性能跨导运算放大器.改进了系统的延时单元,能够准确地锁存输出信号,减少噪声的影响.仿真结果表明,整个系统的有效位数提高了0.5位.整个系统基于TSMC 0.18 μm CMOS工艺进行仿真,结果表明,整个电路的各个工艺角在温度为-20℃～85℃下均能满足100 MHZ采样率流水线A/D转换器的要求.     

基于Matlab流水线A/D转换器行为级模型建模与仿真

为了研究流水线A／D转换器的结构与性能。提出了一种完全采用Matlab对流水线A／D转换器进行行为级建模和仿真的方法．在充分掌握流水线A／D转换器整体结构基础上，对其基本模块进行数学建模，并考虑误差失调等因素的影响．最后通过搭建测试平台,对一个8bit的流水线A／D转换器进行仿真，给出理想电路的性能指标和实际电路存在失调误差时的性能指标．     

12位10MS／sCMOS流水线A／D转换器的设计

文中介绍了一种六级12位10Msample/s CMOS流水线A/D转换器的设计。该设计方案采用了双差分动态比较器结构,保证了处理模拟信号的精度与速度;采用冗余编码技术,进行数字误差校正,减小了多种误差敏感性,避免了由于余量电压超限而导致的失码,并降低了采样/保持电路和D/A转换电路的设计难度。     

一个高性能低功耗10位30MS/s流水线A/D转换器

介绍了一个10位30M采样率流水线A/D转换器，通过采用运放共享技术和动态比较器，大大降低了电路的功耗. 在采样保持电路中使用一种新颖的自举（bootstrap）开关，减小了失真，使得电路在输入信号频率很高时仍具有很好的动态性能. 还提出了一种新的偏置电路结构，为增益提高运放提供了一个稳定且精确的偏置，使得增益提高运放具有较大的电压摆幅. 在30MHz采样时钟，29MHz输入信号下测试，可以得到9.16bit有效位的输出，在输入信号为70MHz时，仍然有8.75bit有效位. 电路积分非线性的最大值为0.     

一种超高速10位D/A转换器的设计

设计了一种超高速差分电流舵10位D/A转换器.该D/A转换器电路由8路分时复用器、5-31"温度计"译码器、快速转换电流开关和恒流源阵列等单元组成,采用0.35 μm SiGe BiCMOS标准工艺制造.该10位D/A转换器的数据更新率达到1 GSPS.介绍了电路实现原理和各单元的结构及设计思想,给出了电路仿真结果,并对实际电路进行了测试和分析.结果表明,该10位D/A转换器具有精度高、速度快、通用性强等优点.     

一个59mW 10位40MHz流水线A/D转换器

设计了一个工作在3.0V的10位40MHz流水线A/D转换器,采用了时分复用运算放大器,低功耗的增益自举telescopic运放,低功耗动态比较器,器件尺寸逐级减小优化功耗.在40MHz的采样时钟,0.5MHz的输入信号的情况下测试,可获得8.1位有效精度,最大积分非线性为2.2LSB,最大微分非线性为0.85LSB,电路用0.25μm CMOS工艺实现,面积为1.24mm2,功耗仅为59mW,其中同时包括为A/D转换器提供基准电压和电流的一个带隙基准源和缓冲电路.     

TOP-10 DC/DC

自2005年开始,《今日电子》杂志开始评选TOP-10DC／DC奖。每年,评审组专家从当年的候选产品中,根据“在技术或应用方面取得显著进步,具有开创性的设计,性价比显著提高”三个方面对产品分别打分,最后选出获奖产品。     

A 5-b 10-GSample/s a/D converter for 10-gb/s optical receivers

A 5-b flash A/D converter (ADC) is developed in an 0.18-/spl mu/m SiGe BiCMOS that supports sampling rates of 10 Gsample/s. The ADC is optimized to operate in digital equalizers for 10-Gb/s optical receivers, where the ADC has to deliver over three effective number of bits (ENOBs) at Nyquist. A fully differential flash ADC incorporating a wide-band track-and-hold amplifier (THA), a differential resistive ladder, an interpolation technique, and a high-speed comparator design is derived to resolve the aperture jitter and metastability error. The ADC achieves better than 4.1 effective bits for lower input frequencies and three effective bits for Nyquist input at 10 GS/s. The ADC dissipates about 3.6 W at the maximum clock rate of 10 GS/s while operating from dual -3.7/-3V supplies and occupies 3/spl times/3mm/sup 2/ of chip area.     

用于射频系统的10 MS/s 10位SAR A/D转换器

设计了一种用于射频系统的低功耗、中速中精度差分输入逐次逼近型(SAR)A/D转换器。采样完成后采用下极板对接的逻辑算法,10位SAR A/D转换器只需9位DAC即可满足其精度要求。DAC阵列采用分段电容结构,节省了芯片面积。比较器采用前置运算放大器加锁存器的结构,达到了同时兼顾速度和精度的要求。该A/D转换器芯片采用GSMC 0.13 μm 1P7M CMOS工艺制造,其核心电路尺寸为500 μm×360 μm,采用1.2 V的单电源供电。测试结果表明,当采样频率为10 MS/s,输入信号频率为2 MHz时,该SAR A/D转换器达到8.45位的有效精度,总功耗为2.17 mW;当采样频率为5 MS/s,输入信号频率为1 MHz时,该SAR A/D转换器达到8.75位的有效精度,总功耗为2.07 mW。     

一种10位10 MS/s自补偿SAR A/D转换器

基于SMIC 0.18 μm CMOS工艺,设计了一种10位自补偿逐次逼近(SAR)A/D转换器芯片。采用5+5分段式结构,将电容阵列分成高5位和低5位;采用额外添加补偿电容的方法,对电容阵列进行补偿,以提高电容之间的匹配。采用线性开关,以提高采样速率,降低功耗。版图布局中,使用了一种匹配性能较好的电容阵列,以提高整体芯片的对称性,降低寄生参数的影响。在输入信号频率为0.956 2 MHz,时钟频率为125 MHz的条件下进行后仿真,该A/D转换器的信号噪声失真比(SNDR)为61.230 8 dB,无杂散动态范围(SFDR)达到75.220 4 dB,有效位数(ENOB)达到9.87位。     

10Gbit/s并行光收发模块在万兆以太网的应用

介绍了万兆以太网技术(10 gigabit ethernet technology).万兆以太网使用以太网结构实现10Gbit/s点对点传输,距离可达到40km,使以太网的应用从局域网扩展到城域网和广域网.重点介绍了万兆以太网的功能结构、分层结构、物理传输介质和甚短距离(very short reach)网络传输的并行光传输系统在万兆以太网方面的应用.     

10Gbit/s并行光收发模块在万兆以太网的应用

介绍了万兆以太网技术(10 gigabit ethernet technology).万兆以太网使用以太网结构实现10Gbit/s点对点传输,距离可达到40km,使以太网的应用从局域网扩展到城域网和广域网.重点介绍了万兆以太网的功能结构、分层结构、物理传输介质和甚短距离(very short reach)网络传输的并行光传输系统在万兆以太网方面的应用.     

10Gbit/s并行光收发模块在万兆以太网的应用

介绍了万兆以太网技术（10 gigabit ethernet technology) . 万兆以太网使用以太网结构实现10Gbit/s点对点传输，距离可达到40km，使以太网的应用从局域网扩展到城域网和广域网. 重点介绍了万兆以太网的功能结构、分层结构、物理传输介质和甚短距离（very short reach）网络传输的并行光传输系统在万兆以太网方面的应用.     

2009 TOP-10 DC/DC 获奖产品

专家评审组成员方佩敏教授北京航空航天大学陈永真教授辽宁工业大学邢岩教授南京航空航天大学降压型DC/DC转换器ADP2108这款600mA     

10 Gbit/s all-optical regenerator

A 10 Gbit/s optical data stream has been regenerated all-optically by clock recovery and remodulation. The regenerator consists of a fibre ring laser, modelocked by the incoming data stream, and a Kerr shutter acting as an all-optical AND gate to recode the ring laser pulses with the incoming data. Error ratio measurements for an all-optical regenerator are presented for the first time and the future potential of all-optical regeneration is discussed