共查询到20条相似文献,搜索用时 93 毫秒
1.
一种高性能运算放大器的设计 总被引:4,自引:7,他引:4
应用0.35μm工艺,在10mw功耗下设计了一个放大倍数为124db、单位增益带宽为233MHz(负载为2pF)的全差分运算放大器,可以同时满足一定的高速、高精度指标.其中,高的直流电压增益通过两级的cascode结构提高运放的输出电阻得到,同时,采用两个全差分运算放大器替代传统的四个单端运算放大器作为增益自举结构,而增益自举运放的共模反馈利用单MOS管来实现.仿真表明,这种新型结构的全差分运算放大器在面积、功耗以及建立时间上都优于传统的运算放大器. 相似文献
2.
3.
王琼 《电气电子教学学报》2006,28(6):27-30
本文介绍了采用CSMC 0.6μm CMOS工艺设计的两级放大结构的高增益运算放大器电路。用Hspice软件对电路进行了仿真,绘制了版图并给出了测试方案。仿真结果表明,在-40℃~120℃的温度范围内,电路能够将输入信号放大5000倍以上。电路采用+5V或者3.3V单电源供电,芯片面积为1070μm×640μm。测试结果表明,该运算放大器工作电流小于2mA,增益72dB。 相似文献
4.
5.
本文根据运算放大器的设计要求(开环电压增益、相位裕度),分析了CMOS运算放大器的性能参数,设计出器件的几何尺寸,最后通过Cadence仿真得到性能指标的仿真结果. 相似文献
7.
采用华虹NEC0.35μml P2M工艺,设计了一种利用比例电流镜控制的恒跨导R2R输入级及AB类控制输出级的运放结构。仿真结果表明,在2.5V共模输入电压,10pF负载电容和1M负载电阻并联时取得了56dB开环电压增益,60°相位裕度和2.4MHz的单位增益带宽。 相似文献
8.
文章设计了一种低压、恒定增益、Rail-to-rail的CMOS运算放大器。该放大器采用直接交迭工作区的互补并联输入对作为输入级,在2V单电源下,负载电容为25pF时,静态功耗为0.9mW,直流开环增益、单位增益带宽、相位裕度分别为74dB、2.7MHz、60°。 相似文献
9.
10.
运算放大器与开关组成的高精度可编程增益放大器史延龄李洪津史小敏(工程兵指挥学院,徐州市,221004)在数字控制系统和计算机控制系统中,常需要把现场微弱信号进行精确放大,放大倍数由逻辑电路或软件控制。这就需要设计或选择高精度增益可编程放大电路。目前,... 相似文献
11.
12.
低功耗CMOS集成运算放大器的研究与设计 总被引:2,自引:0,他引:2
基于0.35μm N阱硅栅CMOS标准工艺,设计了一个工作电压为±2.5 V的CMOS两级全差分运算放大器。通过采用密勒电容和调零电阻串联的补偿电路,有效地改善了电路的频率响应特性,提高了转换速度,使该两级运算放大器在获得较大输入共模范围和输出摆幅的同时,还获得了较高的增益及相位裕度,满足便携式电子产品的低功耗、高性能要求。Cadence SpectreBSIM3V3模型仿真结果表明,在10 GΩ负载电阻和1 pF负载电容并联的条件下,该两级运算放大器的功耗为3 mW,开环直流电压增益为73 dB,单位增益带宽达到90 MHz,相位裕度为47°。 相似文献
13.
14.
介绍了一种适用于嵌入式模拟/数字转换器(ADC)应用的全差分低功耗性能可调运算放大器IP核。该运放芯核采用TSMC 0.25μm标准数字CMOS工艺设计。基于BSIM3V3 Spice模型,采用Hspice在2.5V单电源电压下,分别对整个电路在几组不同的偏置条件下进行仿真,其中一组偏置在低频增益为74dB,相位裕度为60°,单位增益带宽为107MHz,摆率为210V/μs时,整个电路的静态功耗仅为1.75mW。 相似文献
15.
16.
17.
18.
19.
20.
采用"最小电流选择技术"和前馈无截止型AB类输出结构,在Chartered 0.35μmCMOS工艺下设计了一种基于片上系统应用的低功耗、高增益恒跨导满幅运算放大器。基于Bsim3v3 Spice模型,用Hspice对整个电路进行仿真,工作电压为3V,直流开环增益125dB,相位裕量74.8°,单位增益带宽33.8MHz,静态功耗0.6mV,压摆率6V/μs,输入级跨导在共模输入电压范围内只有2.34%的变化,运放版图有效面积0.026mm2,与国内外文献介绍的满幅恒跨导电路相比,文中设计的运放有较好的性能。 相似文献