用累试法直接在Z平面设计数字滤波器的研究

详细研究了数字滤波器的设计方法,根据数字滤波器的基本原理,提出了设计的新方法--累试法.即用软件直接在Z平面选择零点和极点,然后观察数字滤波器的幅频特性、相频特性,如果满足设计要求,则输出系统函数和数字滤波器的结构,否则继续在Z平面设置重复设置零极点.用Visual Basic 6.0设计出累试法软件,该方法直接、简单,可快速地设计出数字滤波器.     

调频激励器中预加重滤波器的设计与实现

为了提高数字系统中滤波器的性能,对基于FPGA的数字调频激励器中预加重滤波器进行了设计与实现.利用MATLAB信号处理工具箱里专用的滤波器设计分析工具FDATool进行设计,用FPGA实现.根据硬件实现效果进行滤波器特性调整,达到了软硬件平衡的目的.     

软件无线电数字变频系统设计与实现

根据软件无线电数字变频的原理,设计和实现了基于软件无线电的数字变频系统.通过System Generator系统设计工具,重点进行了NCO,CIC,HB和FIR滤波器等系统组成部分的建模设计,并没有直接调用System Generator设计工具自带的完整功能模块,其中CIC采用Hogenauer滤波器设计,FIR滤波...     

FIR数字滤波器的设计与实现

在数字信号处理中,数字滤波器是一种被广泛使用的信号处理部件。分析了FIR(有限冲激响应)数字滤波器的结构特征,得到了满足系统要求的数字滤波器设计方法,结合实际工程所要求的数字滤波器指标,利用MATLAB对FIR数字滤波器进行了设计和仿真,并根据FIR数字滤波器输出的幅频特性和相频特性图对滤波器的参数进行调整,从而得到满足性能要求的最佳数字滤波器参数。采用DSP芯片实现所设计的FIR数字滤波器。     

FPGA实现FIR抽取滤波器的设计

采用基于分布式算法思想的方法来设计FIR滤波器,利用FDAtool设计系统参数,计算滤波器系数,同时为了要满足系统要求考虑系数的位数。根据FIR数字滤波器结构,对FIR数字滤波器的FPGA实现方法进行分析。     

IIR数字滤波器的FPGA实现

应用Matlab工具软件对IIR数字滤波器进行参数计算和仿真.进一步给出了用FPGA实现IIR数字滤波器的硬件电路方案.用VHDL语言描述了FPGA的电路系统设计及其仿真,结果表明设计的IIR数字滤波器满足设计要求.     

基于FPGA的数字滤波器的设计与实现

提出了一种采用Altera公司开发的DSP Builder技术实现数字滤波器的设计方案。以一个16阶低通FIR数字滤波器,并采用状态机控制采样信号作为滤波器的输入信号,通过生成的.bsf文件设计系统的顶层电路,设计并完成了在联星科技的NC EDA 2000C实验箱上滤波器的软硬件仿真与验证。结果表明,电路工作正确可靠,能满足设计要求。     

基于比较教学法的FIR数字滤波器设计实验

数字滤波器设计是"数字信号处理"课程实验教学的重要内容,本文讨论了以Matlab仿真软件为设计FIR数字滤波器的三种手段:按照窗函数设计法的原理编程设计滤波器、采用Matlab信号处理工具箱提供的fir1函数设计滤波器和调用滤波器设计工具箱提供的图形用户界面设计滤波器.教学效果表明,采用比较教学法深化了学生对滤波器设计...     

巴特沃斯数字陷波滤波器的设计

随着数字技术的发展,数字滤波器在许多领域得到广泛的应用。研究一种在Matlab语言环境下设计IIR数字陷波滤波器的方法,在数字陷波滤波器设计过程中,先进行模拟低通滤波器的设计,然后进行模拟低通/模拟带阻滤波器转换,最后采用双线性变化法将模拟陷波滤波器转化成数字陷波滤波器。提出一种用所有零点和极点来表达数字陷波器传递函数的方法,同时给出以巴特沃斯模拟低通为原型设计数字陷波滤波器的程序。     

一种采用N先于M环路滤波器的全数字锁相环路的设计实现

介绍了一种采用N先于M环路滤波器的全数字锁相环的设计实现.这种全数字锁相环采用了N先于M环路滤波器,可以达到滤除噪声干扰的目的.文中讲述了这种全数字锁相环的结构和工作原理,提出了各单元电路的设计和实现方法,并给出了关键部件的VHDL代码,最后用FPGA予以实现.     

An improved design of systems based on three coupled microstriplines

The design parameters of three coupled equal-mode-impedance microstrip lines on an alumina substrate are introduced in a manner that gives a convenient systematic design procedure. The use of equal-mode-impedance lines greatly facilitates the design of the system. The design procedure for two configurations of this system is presented. A coupler satisfying the requirements of one of these configurations is realized and its practical performance is shown to be in good agreement with theory. The design procedure is applicable to any such system on any other isotropic substrate material     

基于OpenMV的自动瞄靶电磁曲射炮系统设计

自动瞄靶电磁曲射炮系统是一种新型的火炮系统,其具有自动瞄准和射击功能。该系统可以在战场上实现对目标的快速、准确打击,提高了作战效率和战场态势感知能力。此外,自动瞄靶电磁曲射炮系统还具有较低的噪音和较低的热辐射,使其在现代战争中具有更强的隐蔽性。为了使自动瞄靶电磁曲射炮系统更高效、精准和智能化,文中基于OpenMV对自动瞄靶电磁曲射炮系统进行了设计,并在介绍设计的目的、意义的基础上,分别从系统设计整体思路、系统模块划分、系统接口设计、系统硬件设计、系统软件设计以及系统安全设计几个方面,对基于OpenMV 的自动瞄靶电磁曲射炮系统设计的总体框架进行了阐述。     

真空管雷达发射机监控系统模块化设计

本文介绍一种基于CPLD的真空管发射机监控系统的模块化设计.以某毫米波气象雷达为例,从系统设计、硬件及软件的电磁兼容性设计、可编程电路软件实现等方面详细介绍了监控系统,根据不同类型的真空管发射机,调整相应CPLD部分程序,即可完成监控系统的设计.实践应用结果证明它可以把真空管发射机的监控系统统一起来,实现模块化设计.     

基于EP9312的5种显示接口硬件构造方案

对于嵌入式系统的显示电路模块设计,要根据不同的显示屏类型来决定。对于一些可供多种产品研发的通用系统平台,要根据不同产品的需要设计成可支持多种的屏幕。文章以EP9312的系统平台为例,详细介绍了同时支持TFT、CSTN、DSTN、LVDS、VGA屏幕的显示模块的硬件设计。给出了硬件电路设计的方法及注意事项,有利于促进多种类型的屏幕在嵌入式设备中的灵活应用。显示模块在系统整合后运行稳定,经过实际测试表明,电路的设计符合了嵌入式系统的要求,满足了设计需要。目前该显示模块设计已在银税类终端产品上得到应用。     

Modular design and improvement of the management system in the smart home with the use of interval multiset estimates

The paper addresses modular design and improvement/extension of the management system in the smart home and the building automation system (BAS). The design procedure is based on the hierarchical morphological multicriteria design (HMMD) approach: (a) construction of a tree-like system model, (b) generation of design alternatives for leaf nodes of the system model, (c) the bottom-up process: (i) selection of design alternatives for system parts/components and (ii) composition of the selected alternatives into a resultant combination. Here, the HMMD approach with interval multiset estimates for design alternatives is used. The system improvement scheme is based on the following: (a) upgrade of the system components (strategy 1), (b) system extension by adding an additional part (strategy 2). The multiple choice problem with interval multiset estimates for improvement operations is used in system improvement procedure. Two basic applied illustrative numerical examples are considered: (1) a modular management system for the smart home and (2) a modular building automation system consisting of four parts.     

基于RapidIO的双主机节点嵌入式系统互联设计

分布式并行计算的发展对嵌入式系统互联技术提出了更高的要求,RapidIO可提供芯片间、板间的高性能互联,传输效率高于PCIE和千兆以太网。文中给出了一种基于RapidIO的双主机节点嵌入式系统互联的设计方案、硬件设计及其软件实现,并对系统功能和性能进行验证。验证结果表明,该系统性能稳定、可靠,并为新一代高性能嵌入式系统互联提供了良好的解决方案。     

Design of a boost power factor correction converter using optimization techniques

This paper presents an approach to continuous variable design optimization of a power electronics converter. The objective of the optimization approach is to minimize the total component cost. The methodology is illustrated with the design of a boost power factor correction front-end converter with an input electromagnetic interference filter. The system design variables are first identified. The relevant system responses and component costs are then expressed as a function of these design variables. Finally, by using mathematical optimization techniques, the design variable values that minimize the total system component cost are obtained, given practical constraints on these design variables and system responses.     

基于VHDL语言的倒计时抢答器设计

分析了具有倒计时功能数字式抢答器的设计需求,给出了采用CPLD（复杂可编程逻辑器件）的系统设计方案,详细介绍了用VHDL（超高速集成电路硬件描述语言）进行其核心设计CPLD内部功能模块的具体设计及实现方法。总结了采用CPLD基于VHDL语言的系统设计优点,指出了现代数字系统设计的特点及发展趋势。     

IC设计人才知识结构与教学体系研究

提出了一个集成电路设计本科人才培养教学体系。四年教学实践证明,这是一个合理的教学体系。它充分考虑了集成电路设计理论和技术的教学特点,借鉴了国际国内类似专业人才培养经验,以专业素质为培养目标,以专业理论与技术为培养核心,把知识和技术应用能力的培养作为重点,突出了基本专业素质和基本技术、技能的培养。     

The Test Engineer's Assistant: a design environment for testableand diagnosable systems

The Test Engineer's Assistant (TEA) is a set of computer-aided design (CAD) tools that helps the system design engineer meet testability requirements by construction. TEA addresses system design for testability at all levels of the design hierarchy, the lowest level being the board level. The design is represented as a graph where each node indicates a hardware component (or chip on a board) and each arc represents intercomponent connections. Attributes associated with the graph nodes and a set of rules and testing techniques that are incorporated in the tool databases are used to determine the design features that have to be incorporated into the design to meet test and diagnostic requirements. The tool operates on a design using a combination of algorithmic and heuristic techniques. The authors present the design methodology supported by TEA, discuss the techniques used by the TEA tools to obtain solutions for different design for testability requirements, and present an example of the use of TEA with a real system