低阻P型衬底上高阻厚层n型外延

介绍了高阻厚层反型外延片的一种实用生产技术,即在PE-2061S外延设备上,采取特殊的工艺控制在电阻率小于0.02Ω·cm的p型低阻衬底上实现了高阻厚层n型外延生长,外延层电阻率大于40Ω·cm,厚度大于100μm.研究表明:该外延材料完全可以满足IGBT器件制作的需要.     

低阻P型衬底上高阻厚层n型外延

介绍了高阻厚层反型外延片的一种实用生产技术,即在PE-2061S外延设备上,采取特殊的工艺控制在电阻率小于0.02Ω·cm的p型低阻衬底上实现了高阻厚层n型外延生长,外延层电阻率大于40Ω·cm,厚度大于100μm.研究表明:该外延材料完全可以满足IGBT器件制作的需要.     

200 mm高阻厚层Si外延技术研究

针对国内市场对200mm Si外延产品需求持续增长,其中高阻厚层产品需求量最大的情况,研制开发了200 mm高阻厚层Si外延片,解决了规模生产中工艺参数控制的稳定性、均匀性和一致性.介绍了一种实用工艺方法,即在常压外延设备上,对200 mm高阻厚层Si外延片的生长进行工艺开发,考虑了该产品生产过程中影响工艺参数的主要因素,在产品结晶质量、自掺杂控制、均匀性控制、背面控制等方面进行了专题研究,得到了良好结果,已应用于规模生产.     

N~-/P~+异型高阻厚层硅外延材料

研制了N－／P+异型、高祖、厚层硅外延材料，并对厚层外延及高用异型外延中出现的问题进行了讨论，提出了提高外延材料质量的方法。     

低电容TVS重掺硼衬底上N型高阻外延生长

低电容TVS广泛用于高频电路的电压瞬变和浪涌防护,它由低击穿电压的雪崩二极管与低电容的导引二极管组合而成,其中的低电容导引二极管需要在重掺杂的P型衬底上生长近似本征的超高电阻率的N型外延层,抑制重掺P型衬底的自掺杂效应是高阻N型外延生长的重要挑战。本文采用高温烘烤、低温周期性变速H2赶气等技术使得重掺B衬底的自掺杂效应得到抑制,并在外延工艺时采用N型外延覆盖层,最终实现了在重掺硼衬底上生长电阻率大于150Ωcm的N型高阻外延层,使得TVS产品8寸工厂量产。     

用于功率器件的P型厚高阻外延片

本文论述在常压ＣＶＤ硅外延系统中，通过ｅ＿ｑＰ＝Ｂ－Ａ／Ｔ，分别计算出ＳｉＨ－Ｃｌ＿３、ＰＣｌ＿３和ＢＣｌ＿３的Ａ和Ｂ二常数值。采用低温深冷工艺，进一步提高硅源的纯度，通过控制ＳｉＨＣｌ＿３的蒸汽压，在晶向为（１１１）和（１００），掺硼电阻率（４～８）×１０￣（－３）Ω·ｃｍ的抛光衬底硅片上，生长出外延层电阻率为３５０Ω·ｃｍ（杂质浓度３．５×１０￣（１３）／ｃｍ￣３），外延层厚度达１２０μｍ的ｐ／ｐ￣＋／硅外延片，制成器件的击穿电压可达１０００Ｖ。     

衬底去边宽度对高阻厚层硅外延片参数的影响

硅外延片的参数受衬底以及外延层两方面影响,研究了衬底背面SiO2层边缘去除宽度(简称去边宽度)对高阻厚层硅外延片参数的影响.对比0、0.3和0.5 mm三种去边宽度硅外延片的参数发现,去边宽度对外延层厚度不均匀性没有影响,对外延层电阻率不均匀性影响巨大,外延层电阻率不均匀性与衬底去边宽度呈正比.衬底去边宽度也会影响外延片的外观、表面颗粒以及滑移线.进一步研究了去边宽度对后续制备MOS管在晶圆片内击穿电压分布的影响,发现去边宽度越宽,晶圆片内MOS管击穿电压差越大.综合考虑外延片及其制备器件参数,选择0.3 mm为制备高阻厚层硅外延片的最佳去边宽度,可以获得优良的外延片参数及器件特性.     

高阻薄层硅外延材料研制

根据绝大多数分立器件的技术要求,常规硅外延层电阻率的数值会小于厚度的数值。介绍了一种外延层电阻率数值接近甚至大于厚度数值的高阻薄层硅外延材料的实用生产技术,即在PE-2061S桶式外延设备上,采取特殊的工艺方法,在掺砷(As)衬底上进行高阻薄层外延生长。该工艺通过控制自掺杂,改善了纵向载流子浓度分布,取得了较好的外延参数均匀性。     

p型4H-SiC同质外延有效层厚度

通过化学气相沉积法,采用不同生长工艺在4°偏角4H-SiC衬底上制备p型4H-SiC同质外延片。提出了p型4H-SiC同质外延中有效层厚度的概念,研究发现导致外延有效层厚度减少的直接原因是自掺杂效应的存在。采用傅里叶红外光谱仪(FT-IR)、汞探针电容电压(Hg-CV)和表面缺陷测试仪对p型4H-SiC同质外延片进行表征,讨论了不同工艺对外延有效层厚度的影响。结果表明,采用隔离法和阻挡层法均能提高外延有效层厚度,且掺杂浓度随距表面深度变化斜率值由1.323减小到0.073。然而,阻挡层法斜率值能进一步优化至0.050,是由于有效抑制了外延中固相和气相自掺杂。对比于优化前工艺,采用阻挡层法制备的p型4H-SiC同质外延片厚度不均匀性和表面总缺陷数量处于同一水平,掺杂浓度不均匀性由2.95%改善到2.67%。综上,采用阻挡层法能够制备出高有效层厚度、高一致性和高质量的p型4H-SiC同质外延片。     

8英寸薄层硅外延片的均匀性控制方法

8英寸(1英寸=2.54 cm)薄层硅外延片的不均匀性是制约晶圆芯片良率水平的瓶颈之一.研究了硅外延工艺过程中影响薄外延层厚度和电阻率均匀性的关键因素,在保证不均匀性小于3％的前提下,外延层厚度和电阻率形成中间低、边缘略高的“碗状”分布可有效提高晶圆的良率水平.通过调整生长温度和氢气体积流量可实现外延层厚度的“碗状”分布,但调整温区幅度不得超过滑移线的温度门槛值.通过提高边缘温度来提高边缘10 mm和6 mm的电阻率,同时提高生长速率以提高边缘3 mm的电阻率,获得外延层电阻率的“碗状”分布,8英寸薄层硅外延片的的边缘离散现象得到明显改善,产品良率也有由原来的94％提升至98.5％,进一步提升了8英寸薄层硅外延片产业化良率水平.     

p型硅外延层电阻率的控制

计算表明，ｐ型硅外延层的电阻率对其生长速度和生长温度的变化都是十分敏感的。为了保证ｐ型硅外延片的电阻率具有良好的可控性和重现性，除了充分抑制重掺硼衬底的自掺杂作用外，还需十分严格地控制硅外延片的生长温度和速度。     

Growth of Thick Epitaxial CdTe Films by Close Space Sublimation

This paper reports on a detailed study of the development of the close space sublimation method, which has been widely used in the preparation of polycrystalline CdTe/CdS solar cells, as an epitaxial method for the growth of thick CdTe single crystal films over 200 μm on GaAs and Ge substrates for high-energy radiation detectors. The resulting microscopic growth phenomena in the process are also discussed in this paper. High-quality single crystalline CdTe thick films were prepared with x-ray rocking curves full width at half maximum (FWHM) values, which were ∼100 arcsec on Ge substrates and 300 arcsec on GaAs substrates. The quality of thick films on Ge(100) showed a substantial improvement with nucleation in a Te-rich growth environment. No Te inclusions in the CdTe films grown on GaAs(211)B and Ge(100) were observed with IR transmission imaging. Photoluminescence of CdTe/Ge shows a large reduction in the 1.44 eV defect energy bands compared with films grown on GaAs substrates. The film resistivity is on the order of 10¹⁰ Ω cm, and the film displayed some sensitivity to alpha particles.     

对n型Si外延片表面处理方法的研究

Si外延片是制造半导体器件和集成电路最常用的半导体材料。外延层电阻率是外延片最重要的参数之一,它直接影响器件的性能。简要分析了自动汞探针C-V测试仪测量电阻率前进行表面处理的原因,研究了不同的表面处理方法对电阻率测试结果的影响,发现对于外延层的电阻率ρ>1Ω.cm的n型Si外延片,采用紫外光(UV)表面处理是一种合适的表面处理方法,该方法应用于实际生产测试过程。     

VDMOS用n^—／n^＋高阻厚层外延

本文介绍了高压功率VDMOS器件对外延层的要求;讨论了n~-/n~+高阻厚层外延的工艺难点及解决办法。研制的n~-/n~+高阻厚层外延片已成功地运用于产品开发中,并取得了可喜的结果。     

高阻碳膜电阻膜层TCR的改进

基于碳膜固有的负电阻温度特性，在从工艺角度解决高阻碳膜电阻膜层ＴＣＲ偏高问题的同时，通过对物质的电导率形成机理的分析，提出了以硼置换碳的改性方案，为彻底实现高阻材料国产化提供了理论和实践的依据。