基于CPLD的HDB3码编译码器设计

在基带传输系统中常需要进行NRZ码和HDB3码间的相互转换。基于CPLD设计了一种能实现该种转换的HDB3码编译码器。该编译码器能进行并行发送编码和接收译码，并带有误码检测和位同步提取的功能。     

AMI/HDB3在位同步实验教学中的探讨与分析

文中阐述了AMI/HDB3在实际通信系统中应用位置、编译码规则、使用AMI/HDB3的原因及编译码的具体实现方法,提出了HDB4,HDB5及HDB6等概念与编码规则,并用FPGA仿真实现了AMI/HDB3编译码。     

基于System View的HDB3编码器设计

作为CCITT推荐的码型之一,HDB3码消除了NRZ码的直流成分,具有时钟恢复和更好的抗干扰性能,更适合于长距离信道传输,具有较强的检错能力,方便提取位定时信息。文章在讨论HDB3编译码原理的基础上,基于System View设计了HDB3编码器。     

基于FPGA的HDB3编解码电路的实现

为了满足无线信道中传输码型无直流分量、较少低频分量,以及便于提取定时信息和具有检错能力等要求,选择了三阶高密度双极性码(HDB3).介绍了HDB3码的编解码原理,分析了HDB3码较其它码型所具有的优势,结合可编程逻辑器件集成度高,速度快,功耗低的特点,选用ALTERA公司的Cyclone系列FPGA芯片EP1C3T100进行HDB3编解码电路的实现.通过仿真,观察到电路各点的仿真输出波形与HDB3码的理论输出值一致.该方法可满足实际的通信系统传输要求,具有实际应用价值.     

基于CPLD的HDB3编译码器

通过对HDB3编译码原理的分析,提出了一种基于可编程逻辑器件EPM7064SLC44和模拟开关4052实现HDB3编译码的方法,给出了硬件设计电路图、软件设计流程和HDB3编译码器的仿真波形.此实现方法具有硬件设计简单、运行速度快、成本低等优点.同时由于CPLD可重复编程的特点,可以对它进行在线修改,便于设备的调试和运行.此编译码器已经过实际测试,运行稳定可靠,可用于实际电路中.     

基于FPGA的HDB3码编译码器的设计

在实际的数字基带通信系统中,为使信息在基带信道中顺利传输,必须选择合适的基带信号,HDB3基带信号是常选信号之一.针对数字基带传输系统中HDB3信号的特点,采用基于FPGA的VHDL语言,在Quartus Ⅱ的环境中,实现HDB3数字基带信号的编码、译码器.本文主要分析NRZ(单极性不归零码)码与HDB3码(三阶高密度双极性码)之间的转换原理,并介绍用FPGA(现场可编程阵列)完成编译码器的设计思路.     

基于EDA的数据传输系统的HDB3译码器设计

对数据传输系统中的三阶高密度双极性码译码建模方案进行了研究,给出了基于VHDL语言设计的光纤通信系统中利于误码仪测试误码的HDB3译码转换器的VHDL建模和程序设计方法,同时利用EDA技术进行了仿真.     

基于FPGA的HDB3编译码器的设计

分析了HDB3编译码的规则,提出了一种结构简单的在FPGA上实现的HDB3编译码硬件方案,并在QuartusⅡ8.0软件平台上,用VHDL语言实现HDB3编译码器,并进行仿真测试.测试结果表明本设计的正确性和有效性,可以很好的应用于数字通信系统中.     

LDPC码在OFDM通信系统中的应用与仿真

介绍了OFDM基带传输系统及其模型；概述LDPC的编译码方法，研究了其在OFDM系统中的性能，并与卷积码进行了比较。仿真表明，LDPC码在OFDM基带传输系统中具有更好的纠错能力。LDPC码可实现完全并行的编译码操作，译码简单，吞吐量大，因而将在下一代移动通信中得到广泛应用。     

基于Cyclone FPGA实现的4×2.048 Mb/s HDB3编解码系统

首先介绍了HDB3编解码的原理和方法,提出了一种基于FPGA实现的4路E1信号HDB3高速编解码的方法,同时给出了编解码单元硬件加速的实现原理,具有电路简单、可靠、性价比高等优点,可完成NRZ码到HDB3码和HDB3码到NRZ码的转换,满足宽带数据传输的要求。基于Altera Cyclone可编程逻辑器件,采用VHDL语言完成了4×2.048 Mb/s HDB3编解码单元,硬件仿真结果表明,设计能够满足G.703规范对HDB3编解码的要求。     

Performance analysis of Viterbi detection of class IV partialresponse for data transmission over multipair cables

Partial response class-IV signaling combined with Viterbi decoding to perform maximum-likelihood sequence detection is considered for high-speed data transmission over twisted-pair cables. In order to establish which data rates and distances can be achieved by this method, a performance evaluation is conducted. Binary and quaternary modulations are considered, and disturbance of the received signal by near-end and far-end crosstalk and additive white Gaussian noise is taken into account. A benchmark comparison with rigorously optimized symbol-by-symbol detection systems using AMI and HDB3 line coding is presented     

HDB3编译码电路的FPGA设计

HDB3码(3阶高密度双极性码)保持AMI码极性反转的特点,减少连0串的长度,有利于提取定时信息,广泛用于数字通信系统中。针对现有HDB3编码器中存在编码复杂、输出延时长等缺点,设计一种统一位置判断和极性判断的HDB3编码器,并从实际应用出发,将误码检测和位同步提取融入译码器芯片中。仿真和实测表明,编译码功能正确,且相对延时较小、灵活性高,具有实用价值。     

CS21354在手持式2M误码测试仪中的应用

CS21354微控制器芯片是一路的E1PCM-30／ISDN—PRI收发器,集成时钟／数据恢复及发送E1脉冲成型的片内线路接口单元（LIU）及E1帧处理器（Framer）。它可在2M误码测试仪中实现2M数字口的所有测试功能,包括HDB3、AMI编解码、时钟提取．各种帧结构信号、各种测试图案和各种报警信号的产生和检测等。文中给出了CS21354在2M误码测试仪中的工作原理,论述了2M误码测试仪系统软件。     

利用FPGA实现HDB3编解码功能

HDB3（三阶高密度双极性）码具有无直流分量、低频成分少、连零个数不超过3个、便于提取时钟信号等特点。通过对HDB3编解码原理进行分析和研究,提出一种基于FPGA的HDB3编解码实现方法,给出VerilogHDL语言的实现方法和仿真波彤,完成硬件电路的设计和测试,采用该方法设计的HDB3编解码器已应用于相关实验设备中。     

基于FPGA的HDB3码编码器优化设计与分析

利用四进程和结构化设计两种不同的VHDL程序设计方法,对HDB3编码器进行了设计、实现和功能分析。设计的两种编码器在QuartusⅡ7.2中进行了功能分析,并且下载到EP2C5T144C6中实现了HDB3编码转换功能。分析与实验结果表明,所设计的两种HDB3编码器,具有好的编码功能。其中,结构化设计的HDB3编码器对FPGA逻辑单元、寄存器的占用分别减少了18.5%和14.8%,具有较好的资源利用特性。     

基于EDA技术的HDB3编码器的设计与实现

HDB3码是数字基带通信系统中重要组成部分之一,因其具有无直流成份,检错能力强,具有时钟恢复性能等优点,成为ITU推荐使用的基带传输码型之一。首先介绍了HDB3编码的原理和方法,提出了一种基于EDA技术实现的HDB3编码器的方法,具有电路简单,成本低,开发周期短,执行速度高,升级方便等特点。     

介绍一种抖动抑制电路

本文介绍了一种抖动抑制电路，可以对１￣３次群ＨＤＢ３／ＡＭＩ码进行抖动抑制，并给出了实验结果。